AD7091R集成了一個內部2.5 V基準電壓。針對REFIN/REFOUT引腳的良好去耦可達到指定的性能。REFIN/REFOUT電容的典型值為2.2μF。注意可通過外部加載內部基準電壓。若使用了外部基準電壓，則該電壓范圍必須為2.7V至VDD，并且必須連接REFIN/REFOUT引腳。調節(jié)器旁路（REGCAP）去耦電容的典型值為1μF。

施加于VDRIVE輸入的電壓控制串行接口的邏輯電平電壓。將該引腳連接至邏輯系列的電源電壓，該電源電壓與AD7091R數字輸出相連?？蓪DRIVE設為1.8 V至VDD范圍內的值。VDRIVE去耦電容的典型值為100nF，與10μF并聯(lián)。若需忙碌指示功能，可在VDRIVE和SDO引腳之間連接一個100kΩ的上拉電阻。

用于緩沖AD7091R模擬輸入的AD8031被配置成一個單位增益緩沖器。在運算放大器的輸出級后面連接一個單極點RC濾波器，以降低帶外噪聲。RC濾波器的截止頻率設為660kHz。然而，根據系統(tǒng)吞吐速率的要求，該參數可能有所不同。對于AD7091R未工作在最大吞吐速率下的系統(tǒng)，可降低濾波器的截止頻率。取決于模擬信號的輸入幅度和失調，可將AD8031運算放大器配置成提供增益、衰減和電平轉換，以匹配ADC模擬輸入范圍的輸入信號擺幅。

表1. AD7091R在3 V、普通模式下的典型功耗與吞吐速率的關系

注意，采樣時轉換開始脈沖寬度 = 20 ns，VDD =VDRIVE = 3 V.

圖2和圖3表示電路的積分非線性（INL）和微分非線性（DNL）曲線。注意INL和DNL低于±1 LSB。

圖2. 采樣速率為1 MSPS時的INL

圖3. 采樣速率為1 MSPS時的DNL

圖4表示針對8192個樣本計算的FFT數據；采樣速率為1MSPS，模擬輸入頻率為10 kHz。SNR為70.44 dBFS。

圖4. 系統(tǒng)的FFT，輸入=10 kHz，采樣頻率=1 MSPS

該電路必須構建在具有較大面積接地層的多層印刷電路板（PCB）上。為實現最佳性能，必須采用適當的布局、接地和去耦技術。

根據應用和傳感器的具體要求，可以更改AD7091R和AD8031周圍