第一，可大規(guī)模并行的高密度運算;

　　第二，邏輯可編程的靈活性;

　　第三，大量3.125Gbps或以上高速SERDES的超高帶寬數(shù)據(jù)互連;

　　第四，嵌入了ARM A9處理器的FPGA，可以為其內(nèi)部CPU和FPGA邏輯之間提供高達4GBps或以上的數(shù)據(jù)傳輸帶寬。

　　在視頻監(jiān)控這個FPGA的新興市場，F(xiàn)PGA和ASIC/ASSP兩種方案，依然是共存的，且競爭依舊激烈。從本質(zhì)上看，兩種方案都是憑借自己有別于對方的技術(shù)特色，取得競爭優(yōu)勢。

　　與ASIC相比，F(xiàn)PGA的功耗偏大、成本偏高的短板也是明顯的。只是，隨著半導(dǎo)體工藝的不斷推陳出新，這些短板也在持續(xù)改進之中，我們需要以發(fā)展、變化的眼光去看待。

　　從宏觀上看，隨著半導(dǎo)體工藝的不斷進步，與ASIC方案相比，F(xiàn)PGA的發(fā)展優(yōu)勢將越來越明顯，成長空間也廣闊。因為FPGA保持著兩個根本優(yōu)勢：

　　第一，F(xiàn)PGA總是可以基于最新的半導(dǎo)體工藝進步，實現(xiàn)跨入下一代的升級。這是許多ASIC方案無法實現(xiàn)的。因為不斷使用最新半導(dǎo)體工藝開發(fā)芯片，意味著開發(fā)階段的投片成本以幾何級數(shù)增加，這要求每一個以新工藝開發(fā)的ASIC項目，其市場銷量也需要比上一代成倍增加，如此一來，能夠持續(xù)與 FPGA競爭、持續(xù)使用新工藝開發(fā)的ASIC項目只會越來越少。觀察FPGA我們看到，由于FPGA是通用的可編程芯片，每次開發(fā)出新一代的FPGA，其投片費用其實是由全世界的FPGA用戶分擔(dān)的，所以在持續(xù)使用半導(dǎo)體新工藝方面沒有障礙。

　　第二，由于FPGA的升級換代可以與半導(dǎo)體新工藝的發(fā)展同步，這給予了FPGA在性能、功耗等方面持續(xù)提升的空間，也給FPGA在性價比方面超越ASIC提供了可能。誠然，在不斷演進的過程中，F(xiàn)PGA的成本下降趨勢可能會逐步放緩或進入平臺區(qū)。

　　基于FPGA的以上優(yōu)勢，我們有理由對FPGA的未來發(fā)展空間充滿信心。

　　未來需更低功耗與成本

　　未來視頻監(jiān)控系統(tǒng)必將變得越來越復(fù)雜，對FPGA提出的要求基本方向沒有改變，即更強的運算性能和IO帶寬、更低的功耗、更低的成本。

　　當(dāng)前的視頻監(jiān)控應(yīng)用，對FPGA器件性能提出了更高的要求，包括：

　　一是更高的系統(tǒng)時鐘頻率。對于處理1080p分辨率、幀率為50fps/60fps的視頻，F(xiàn)PGA硬件流水線的系統(tǒng)時鐘至少需運行在148.5MHz或以上。還需要FPGA提供160MHz或以上的系統(tǒng)最高主頻。

　　二是FPGA需經(jīng)常承擔(dān)單位時間內(nèi)基于視頻幀的高密度數(shù)據(jù)運算。不同的算法所需要讀取的參考幀數(shù)量不同。這些高清視頻幀數(shù)據(jù)的快速訪問，需要 FPGA提供足夠大的DDR SDRAM讀寫有效帶寬。每增加1幀1080p/50的YUV422數(shù)據(jù)讀取，需DDR SDRAM控制器增加210MBps的有效帶寬。還需要FPGA提供支持64-bit外部總線位寬，訪問速率達到1066Mbps或以上的DDR3 SDRAM控制器硬核。

　　三是視頻處理算法FPGA邏輯經(jīng)常出現(xiàn)子模塊的數(shù)據(jù)互連關(guān)系較為復(fù)雜，消耗的布線資源較多，而且產(chǎn)品成本的壓力要求芯片內(nèi)邏輯利用率很高，這些都要求FPGA在資源占用很滿的情況下，具有較高的布通率。

　　未來視頻監(jiān)控系統(tǒng)必將變得越來越復(fù)雜，對FPGA提出的要求基本方向沒有改變，即更強的運算性能和IO帶寬、更低的功耗、更低的成本。