當我們考慮出現(xiàn)EOS問題的放大器時，可能會想到靜電放電 (ESD) 。ESD使放大器引腳面臨短時、高壓、放電問題。第二種(通常會被人們忽略)過應力條件是 EOS 。EOS使放大器面臨相對于 ESD 較低的過壓和電流，但持續(xù)時間更長?？赐瓯疚暮?，您就會對潛在放大器 EOS 狀態(tài)有所了解，并知道解決這一問題的方法。利用這種方法，您就能夠設計防止電氣過應力損壞、穩(wěn)健的集成電路外部系統(tǒng)。破壞性的靜電放電事件

　　電氣過應力的一個明顯起因是 ESD。當兩個物體 (body) 極為接近，且處于不同靜電位下(幾百伏或數(shù)千伏)時，便存在發(fā)生 ESD 的可能性。若兩個物體之間出現(xiàn)傳導路徑，則會發(fā)生靜電荷轉(zhuǎn)移。電荷中和以后，便不再放電。芯片處于電路斷開 (out-of-circuit) 環(huán)境下可能會發(fā)生 ESD 。一般而言，我們發(fā)現(xiàn)錯誤地操作 IC 芯片會導致 ESD發(fā)生，從而帶來一定的破壞性。ESD 發(fā)生在若干分之一秒時間內(nèi)(通常不到 250ns)。若電流路徑中幾乎沒有電阻的話，則大約數(shù)安培的電流將會流入芯片電路。數(shù)十年前，半導體電路常常遭受 ESD 帶來的破壞，最終會導致整個電路故障，甚至帶來危害更大的參數(shù)降級。然而，一旦 ESD 的特性為人們了解之后，半導體廠商就開始在新的 IC 設計中實施保護電路。這些片上保護電路極大地降低了 ESD 對 IC 芯片產(chǎn)生破壞的可能性。片上 ESD 保護電路的主要功能是防止PCB 裝配之前和 PCB 裝配操作帶來的 ESD 相關破壞。此類操作期間，低阻抗接地路徑可起到放電路徑的作用，以對 IC 或周圍表面所帶的電荷進行放電。IC 安裝到 PC 電路板上后，情況便不一樣了。一旦安裝完成，在 IC 芯片和另一個板上組件之間便形成了連接。這就大大降低了低阻抗 ESD 路徑存在的可能性。完成此安裝以后，您極有可能不會碰到干預內(nèi)部 ESD IC 電路的 ESD 情況。這的確不錯!但是，還有另一種可能性。工作電路的一些狀況可能會使 IC 芯片受 EOS的影響。在 EOS狀態(tài)下，可能會無意中激活 ESD 電路。EOS 的時滯可能會比 ESD 的時間要長得多。EOS期間電流傳導的強度和持續(xù)時間可能足以在芯片中產(chǎn)生具有危險水平的熱量。在這種極端條件下，芯片會被迅速破壞而且不可避免，最終損壞電路?；孟?a class="contentlabel" href="http://cafeforensic.com/news/listbylabel/label/電氣過應力">電氣過應力

　　不知不覺地，我們可能正依賴器件的內(nèi)部 ESD 電路在 EOS期間提供保護，盡管并非有意讓電路支持這一用途。您可能會發(fā)現(xiàn)，在施加電力以前您便擁有了一個可以完美運行的 IC(請參見圖 1)，然而在施加電力和輸入信號以后該 IC 突然就被破壞了。EOS 可能會非常劇烈，以至于 IC 過熱，從而熔化裸片和封裝材料。圖 2 為此類破壞的一個例子。

　　圖 1 安裝之前的全功能 IC

　　圖 2 出現(xiàn)EOS后被破壞的 IC集成電路通常不包括 EOS 條件保護。充其量，內(nèi)部 ESD 保護電路可能會在 EOS 期間啟用，并提供充分保護。但是，設計 ESD 保護電路并不能保證在所有 EOS 狀態(tài)下都提供這種保護。EOS 期間建立的電流路徑較為復雜，并且有一定的不可預知性，雜散阻抗變大的高頻情況下更是如此。圖 3 顯示了放大器內(nèi)幾種可能的電流路徑例子。ESD 輸入保護二極管(常為“關閉”)提供了到各個電源和 T1 的直流路徑。如果放大器電源不能吸入 EOS相關電流，則 IC 電源引腳電壓可能會上升至危險水平。T1 為一個 ESD 吸收器件。ESD 期間，T1 的功能是在安全水平開啟并鉗制電源引腳的電壓。切記大多數(shù) ESD 事件都發(fā)生在 IC 處于電路斷開時。但是，在電路內(nèi) EOS 期間，T1 可能在不經(jīng)意間開啟。此時，T1 會在運算放大器電源引腳之間建立起一個低電阻連接。這樣，強破壞性電流開始流動，直到 T1 熔化，從而在放大器電源之間形成短路。前面提到的自加熱和破壞均可能發(fā)生。上述熱量溫度可以升高到足以使封裝熔化、裂開，如圖 2 所示。

　　圖 3 EOS激活多條路徑圖中翻譯：

　　(左上黑字)電源阻抗可能會很復雜并且傳導路徑會根據(jù)電源的能力吸收或提供電流

　　(左上)目標信號(intended signal)

　　(左下)EOS 脈沖源(EOS pulse source)

　　(右上)T1 會發(fā)生傳導并在一個 ESD 事件中出現(xiàn)閉鎖(T1 may conduct and latch on during an ESD event)作為一個主要的設計考慮因素，需要確保經(jīng)過器件的所有路徑均能夠安全地經(jīng)受住 EOS 事件期間出現(xiàn)的電流和電壓。如果您無法預見這些條件，同時您的 IC 也不能散出產(chǎn)生的熱量，那么電路就可能會被損壞。了解放大器的內(nèi)部 ESD 電路，并預測它們在 EOS 事件中的表現(xiàn)，是避免出現(xiàn)這些問題的一種有效方法。大多數(shù)運算放大器廠商均可提供 ESD 電路的相關信息。EOS 條件舉例

　　利用 TINA 軟件工具和 OPA364 宏模型生成的圖 4 是使用低功耗 OPA364 CMOS 運算放大器的簡單跟隨器電路的一個例子。低頻信號 VG1 表示來自變送器輸出端的信號。該變送器遠離放大器，有一條線纜 (TL1) 將它們連接起來。該電路中，周圍環(huán)境使得線纜上出現(xiàn)了瞬態(tài)。

電荷放大器相關文章:電荷放大器原理

上一頁 1 2 3 下一頁