抗干擾措施：
　　系統(tǒng)要測(cè)量信號(hào)非常微弱，最小數(shù)量級(jí)可達(dá)PA級(jí)，增益高，非常容易受干擾和產(chǎn)生自激。因此抗干擾措施必須做的很好，才能避免自激，減小噪聲，提高測(cè)量精確度。通過理論分析和實(shí)驗(yàn)，我們采用下述方法減小干擾，避免自激。
　　1．將系統(tǒng)測(cè)量電路放入屏蔽盒中進(jìn)行電磁屏蔽，避免空間高頻電磁干擾，和工頻干擾。
　　2．模數(shù)隔離。由于數(shù)字電路有非常大的高頻對(duì)地干擾，非常容易對(duì)模擬電路產(chǎn)生影響。在電路板制作中我們采用了模擬地?cái)?shù)字地一點(diǎn)接地。
　　3．由于主測(cè)量電路工作在高增益狀態(tài)下，極易產(chǎn)生自激，使得測(cè)量無法進(jìn)行。為消除自激，我們對(duì)輔助運(yùn)放加上相位矯正網(wǎng)絡(luò)，在靠近兩運(yùn)放處對(duì)正負(fù)供電進(jìn)行電源去耦。去耦電容采用一大一小：大的選用漏電流較小的钅旦電解電容，小的采用具有優(yōu)良高頻特性的cbb電容。這些有效的保證了電路的穩(wěn)定。
　　4．電源隔離。由于系統(tǒng)要有 供電，其中繼電器的開關(guān)噪聲非常大，實(shí)際示波器測(cè)量可看到瞬間峰值可達(dá)1V，我們采用了完全的獨(dú)立電源供電，有效減小對(duì)主測(cè)量電路的影響。

七、結(jié)論
　　基本完成了系統(tǒng)基本及發(fā)揮部分的要求，在某些方面性能有極大的提高，大大超過了要求。但由于時(shí)間緊張等原因，整個(gè)系統(tǒng)還存在著設(shè)計(jì)簡(jiǎn)陋，測(cè)量精度不是很高等問題。由于系統(tǒng)采用了模塊化設(shè)計(jì)，系統(tǒng)還有很大的升級(jí)擴(kuò)展空間。經(jīng)過進(jìn)一步的完善，完全可以應(yīng)用于實(shí)際測(cè)量中。

參考文獻(xiàn)：
　　1 電子電路設(shè)計(jì)與實(shí)踐. 姚福安編著. 山東省科學(xué)技術(shù)出版社.2001
　　2 MCS-51單片微型計(jì)算機(jī)原理與接口技術(shù). 東北大學(xué)出版社.1994
　　3 全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽組委會(huì). 第四屆全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽獲獎(jiǎng)作品選編.
　　4 凌陽(yáng)16位單片機(jī)基礎(chǔ)原理與應(yīng)用. 北航出版社
　　5 計(jì)算機(jī)控制系統(tǒng). 機(jī)械工業(yè)出版社
　　6 電子系統(tǒng)設(shè)計(jì). 浙江大學(xué)出版社
　　7模擬集成電路應(yīng)用. 山東大學(xué)出版社
　　8 VHDL數(shù)字電路設(shè)計(jì)應(yīng)用實(shí)踐教程. 機(jī)械工業(yè)出版社
　　9 FPGA設(shè)計(jì)及應(yīng)用. 西安電子科技大學(xué)出版社
　　10 VC++6.0應(yīng)用設(shè)計(jì)及提高 電子工業(yè)出版社