半導(dǎo)體工業(yè)的最主要特征是工藝不斷進(jìn)步，平均每隔幾年就要升級(jí)一次，帶動(dòng)功耗和成本不斷下降，性能不斷提升。從180nm到130nm，再到90nm、65nm和45nm，這些略顯枯燥的數(shù)字使我們的生活正在加速進(jìn)入充斥各種電子器件的數(shù)字時(shí)代。

　　在新的工藝節(jié)點(diǎn)上，當(dāng)可編程邏輯，邏輯器件，也就是CPLD和FPGA廠商一次又一次在不久的將來65nm領(lǐng)域把電子設(shè)計(jì)行業(yè)專家和電子社群共同推出的榮譽(yù)帶回他們的總部的時(shí)候，我們不得不再次思索65nm究竟給這個(gè)行業(yè)帶來的是什么樣的變化，可編程邏輯解決方案為什么從以前的配角不斷地成為行業(yè)的熱點(diǎn)。

　　眾所周知，通信、儀器、工業(yè)、軍工、航天等許多市場(chǎng)具有小批量、多品種的特點(diǎn)，如果投入大量資源開發(fā)一顆專用的芯片，經(jīng)濟(jì)上是非常不劃算的。另外，越來越多的企業(yè)意識(shí)到差異化的快速靈活生產(chǎn)才是生存和發(fā)展之道，但卻是高昂的芯片設(shè)計(jì)和制造成本卻阻礙了技術(shù)的創(chuàng)新。還好有FPGA，工程師可以用FPGA實(shí)現(xiàn)所需的功能和算法，這樣他們就不必受限于某種產(chǎn)品或某家廠商，而僅僅受限于他們的創(chuàng)造性思維。

　　FPGA要與其它類型的器件競(jìng)爭(zhēng)，必須滿足低成本、低功耗、高性能的要求，采用先進(jìn)工藝是最直接有效的辦法了。同時(shí)，由于FPGA芯片是一次研發(fā)投入，就可以用軟件編程的方式反復(fù)利用，讓眾多的客戶來分擔(dān)研發(fā)成本。因而FPGA廠商在采用先進(jìn)工藝上可謂不遺余力。從130nm、90nm到65nm，每一次新的工藝制程的推進(jìn)，都離不開他們的身影。

　　比如賽靈思的65nmVirtex-5,作為可編程領(lǐng)域最早推出且是目前唯一量產(chǎn)的65nm器件，就很具有相當(dāng)?shù)拇硇浴?宣稱“Innovation in the Heart”的賽靈思在新的65nmVirtex-5上， 采用了先進(jìn)的3層不同厚度的氧化層技術(shù)降低漏電和靜電，通過1.0V的內(nèi)核電壓和應(yīng)變硅技術(shù)實(shí)現(xiàn)了更低的動(dòng)態(tài)功耗并提升性能，用12層銅技術(shù)降低電容電壓以及鎳硅化物自動(dòng)對(duì)準(zhǔn)技術(shù)提升性能等。此外，Virtex-5還采用ASMBL架構(gòu)和Express Fabric，并內(nèi)置了溫度與電壓傳感器等技術(shù)，與前代90nm FPGA相比，速度平均提高30%，容量增加65%，動(dòng)態(tài)功耗降低35%，靜態(tài)功耗不變，芯片面積減小了45%。Virtex-5具有6個(gè)獨(dú)立輸入的查找表(LUT)和新型對(duì)角互連結(jié)構(gòu)，減少了邏輯層次，改進(jìn)了構(gòu)造塊之間的信號(hào)互連，使邏輯性能比上一代Virtex-4平均提高30%。賽靈思亞太區(qū)Virtex解決方案高級(jí)市場(chǎng)經(jīng)理鄒志雄透露，65nm Virtex的價(jià)格有望比90nm器件下降20%～30%。

　　利用ExpressFabric架構(gòu)的6輸入查找表，實(shí)現(xiàn)64位分布式RAM時(shí)，只需用一個(gè)邏輯單元，而以往的4輸入查找表則需要4個(gè)邏輯單元。

　　系統(tǒng)設(shè)計(jì)師當(dāng)然喜歡高性能，可絕對(duì)討厭高功耗，如何在降低功耗的同時(shí)不犧牲速度和性能也是很大的挑戰(zhàn)。廠商為降低功耗，通常會(huì)采用較低的內(nèi)核電壓，但內(nèi)核電壓下降會(huì)犧牲速度，如內(nèi)核電壓從1.1V下降到0.9V，速度將會(huì)降低17%。鄒志雄解釋道，Virtex-5通過擴(kuò)大硅分子間距，在采用1.0V電壓時(shí)并沒有增加漏電流，也沒有犧牲速度與性能，在性能和功耗之間取得了很好的平衡。

　　高速信號(hào)處理與串行傳輸

　　手機(jī)是數(shù)字式的，家電是智能的，高清電視可以掛墻上了，我們身邊可以找到的純模擬信號(hào)的產(chǎn)品日漸稀少，所有的產(chǎn)品一定要粘上數(shù)字兩個(gè)字才夠時(shí)髦。數(shù)字世界的核心要義是實(shí)現(xiàn)數(shù)字信號(hào)的處理，包括變換、濾波、編解碼等操作，可以用MCU、DSP、FPGA、硬連線邏輯等多種方式來實(shí)現(xiàn)。硬連線邏輯的處理效率最好，但靈活性最差，開發(fā)十分復(fù)雜，只能適應(yīng)一種媒體格式和固定的操作，無法滿足支持多種媒體格式的要求，基本上已被淘汰。MCU的強(qiáng)項(xiàng)是控制，對(duì)數(shù)字信號(hào)處理的能力有限，對(duì)數(shù)據(jù)量有限的應(yīng)用還可以應(yīng)付。從名字上就可以知道，DSP最適合數(shù)字信號(hào)處理，如語音、視頻、圖像，而且DSP的架構(gòu)相對(duì)精簡，易于提高時(shí)鐘頻率。DSP的性能受很多固定硬件架構(gòu)的限制，如總線性能瓶頸、固定數(shù)量的乘法累加(MAC)模塊、固定存儲(chǔ)器、固定硬件加速模塊和固定數(shù)據(jù)帶寬等。因此DSP的這種固定硬件架構(gòu)對(duì)于許多要求定制DSP功能實(shí)現(xiàn)的應(yīng)用來說并不適用。FPGA最大的優(yōu)勢(shì)是并行處理，在同一時(shí)間能處理大量不同的任務(wù)，因而在涉及到復(fù)雜計(jì)算時(shí)可把DSP的一些任務(wù)卸載到FPGA中處理。

　　隨著電信網(wǎng)、廣播電視網(wǎng)和計(jì)算機(jī)通信網(wǎng)的相互滲透、互相兼容，并逐步整合成為統(tǒng)一的信息通信網(wǎng)絡(luò)，對(duì)計(jì)算處理能力的要求越來越高，這時(shí)僅靠DSP又難以承擔(dān)，常采用DSP+FPGA的方式實(shí)現(xiàn)系統(tǒng)邏輯復(fù)用及合并、實(shí)現(xiàn)新外設(shè)或總線接口以及信號(hào)處理鏈中的性能加速。

　　FPGA本身的處理性能在不斷提高，在很多應(yīng)用中大有取代DSP之勢(shì)，尤其是在一些標(biāo)準(zhǔn)不斷演進(jìn)的通信系統(tǒng)中。FPGA可配置DSP片段來實(shí)現(xiàn)復(fù)用器、計(jì)數(shù)器、乘法累加器、加法器和很多其它功能，這些都不需要占用邏輯結(jié)構(gòu)資源。FPGA還具有高的片上存儲(chǔ)器帶寬、大量I/O帶寬以及高度的靈活性，可以在更低的功耗下提供高性能的可編程DSP功能，同時(shí)還能降低系統(tǒng)成本和減小電路板面積。系統(tǒng)設(shè)計(jì)師可以用一片或幾片F(xiàn)PGA開發(fā)出一塊原本要數(shù)十塊DSP和可能多塊電路板才能實(shí)現(xiàn)的電路板。因?yàn)镕PGA支持在相同封裝內(nèi)的縱向移植，因此只需要更換不同規(guī)格的器件，就可以在同一個(gè)電路板設(shè)計(jì)上實(shí)現(xiàn)從低端到高端的功能。特別是對(duì)那些處理高速數(shù)據(jù)的多通道應(yīng)用，F(xiàn)PGA可實(shí)現(xiàn)每時(shí)鐘周期數(shù)百浮點(diǎn)乘法，這比最快的DSP快數(shù)倍。

　　以Virtex-5 SXT FPGA為例，該器件增強(qiáng)的DSP邏輯片(DSP48E)包括一個(gè)25x18位乘法器、一個(gè)48位第二級(jí)累加和算法運(yùn)算單元以及一個(gè)可擴(kuò)展到96位的48位輸出。更寬的數(shù)據(jù)路徑和輸出可支持更廣泛的動(dòng)態(tài)范圍和更高的精度，同時(shí)還優(yōu)化了對(duì)單精度浮點(diǎn)運(yùn)算的支持，而所消耗的資源只有90nm FPGA的一半。DSP48E邏輯片還包括了集成的層級(jí)路由，支持550MHz全速下的并行處理，利用640個(gè)DSP48E塊可提供352GMAC的處理能力。其它功能還包括一個(gè)獨(dú)立的C寄存器和一個(gè)擴(kuò)展的第二級(jí)，這個(gè)第二級(jí)支持SIMD運(yùn)算和模式檢測(cè)，能夠更高效地完成DSP實(shí)現(xiàn)。Virtex-5的DSP48E邏輯片可實(shí)現(xiàn)各種加速算法，可實(shí)現(xiàn)DSP功能的更高程度的集成，比以前Virtex器件的功耗更低。

　　FPGA還具有MCU和DSP所不具有的特性，那就是高速的硬件加密功能。由于FPGA是并行架構(gòu)，可以同時(shí)對(duì)許多位數(shù)據(jù)進(jìn)行加密。Virtex-5支持AES加密，基于軟件的比特流加密和片上比特流解密邏輯使用了專用存儲(chǔ)器來存儲(chǔ)256位加密鑰。

　　ML506入門級(jí)DSP開發(fā)板

　　目前電子行業(yè)的一個(gè)熱門話題是串行通信，主要是由于串行通信能夠避免并行通信中的信號(hào)間串?dāng)_問題，可以實(shí)現(xiàn)非常高的通信速率，如SATA 2的傳輸速率高達(dá)300MB/s，PCI Express 2.0的速度可達(dá)到500MB/s。

　　65nm的先進(jìn)工藝使晶體管的開關(guān)速度更快，從而支持更高的傳輸速率。Virtex-5系列中的SXT平臺(tái)有16個(gè)低功耗3.2Gbps RocketIO串行收發(fā)器，該串行收發(fā)器支持CPRI/OBSAI、HD/SDI、Serial RapidIO、PCI Express以及千兆位以太網(wǎng)等標(biāo)準(zhǔn)協(xié)議。內(nèi)建的協(xié)議模塊和接口直接提供對(duì)PCI Express和千兆位以太網(wǎng)的支持。

　　Virtex-5 LXT FPGA整合了串行收發(fā)器、內(nèi)置式PCI Express端點(diǎn)模塊和以太網(wǎng)媒體訪問控制器模塊，PCI Express端口已通過了PCI SIG V1.1版測(cè)試。Virtex-5的收發(fā)器具有先進(jìn)的發(fā)射和接收均衡性能，還有預(yù)加重、自適應(yīng)抖動(dòng)等功能，能實(shí)現(xiàn)出色的信號(hào)完整性，使眼圖的張開度最大化。用戶還可以利用開發(fā)和調(diào)試工具、設(shè)計(jì)套件、IP、特性報(bào)告等快速構(gòu)建標(biāo)準(zhǔn)兼容型串行接口。

　　商業(yè)和技術(shù)開發(fā)模式的轉(zhuǎn)變

　　在2005年90nm工藝大規(guī)模應(yīng)用的時(shí)候，有眾多的公司宣布采用90nm工藝量產(chǎn)其產(chǎn)品，這些公司包括Intel、AMD、TI、NXP、Freescale、IBM、ATI、NEC、三星和賽靈思，而現(xiàn)在，僅有Intel、AMD、IBM、三星、Nvidia和賽靈思等幾家公司宣布采用65nm工藝進(jìn)行量產(chǎn)了。

　　盡管人們熱衷于談?wù)摴に嚦叽绲膯栴}，但實(shí)際投產(chǎn)的65nm芯片設(shè)計(jì)的數(shù)量遠(yuǎn)比想像得少，原因很簡單，不劃算。雖然工藝每升級(jí)一次，就能使晶圓的制造成本降低一半，卻會(huì)使芯片的開發(fā)成本上升2倍、3倍甚至更多，而且是呈指數(shù)上升的。如65nm芯片的開模費(fèi)高達(dá)400萬美元，而45nm芯片的開模費(fèi)更會(huì)達(dá)到900萬美元。相比于開模費(fèi)，更先進(jìn)工藝的研發(fā)費(fèi)用更會(huì)高得讓人咋舌，設(shè)計(jì)一款45nm的芯片可能要燒掉2～5億美元。別說是ASIC廠商，就是ASSP廠商可能都無力負(fù)擔(dān)這筆巨額開支，這也是半導(dǎo)體業(yè)界的聯(lián)合設(shè)計(jì)、聯(lián)合研發(fā)日漸增多的緣由。只有那些能在眾多客戶和設(shè)計(jì)間分?jǐn)偝杀镜男酒髽I(yè)才能承擔(dān)越來越昂貴的芯片制造和設(shè)計(jì)費(fèi)用?？梢灶A(yù)見的是，未來采用45nm、32nm甚至22nm的廠商名單只會(huì)越來越短，最先進(jìn)工藝的IC設(shè)計(jì)只能是少數(shù)大佬們的對(duì)手戲了。

　　而這對(duì)FPGA廠商來說則是一種優(yōu)勢(shì)。鄒志雄解釋道，可編程器件，由于其工藝特點(diǎn)和商業(yè)模式，實(shí)際上是讓眾多的客戶和FPGA廠商一起來承擔(dān)這些巨額的研發(fā)費(fèi)用。例如賽靈思有2萬多客戶，大家共同分?jǐn)?5nm的2億美元成本，這樣實(shí)際上每個(gè)公司僅需承擔(dān)1萬美元，無疑就分擔(dān)了風(fēng)險(xiǎn)。無晶圓代工模式就是由賽靈思率先發(fā)起的，這種分擔(dān)技術(shù)風(fēng)險(xiǎn)的商業(yè)模式使FPGA的發(fā)展前景極為廣闊。

　　在一些出貨量極大的市場(chǎng)上，65nm的FPGA在成本上與90nm、130nm的ASIC/ASSP芯片并沒有優(yōu)勢(shì)。如果FPGA的工藝能進(jìn)入到32nm以下，老工藝的ASIC/ASSP芯片在成本上就會(huì)落得下風(fēng)。再考慮到芯片開發(fā)的風(fēng)險(xiǎn)和成本，以及未來市場(chǎng)的不確定性，ASIC/ASSP的設(shè)計(jì)會(huì)逐漸減少，系統(tǒng)廠商必須求助于FPGA來完成設(shè)計(jì)，一些傳統(tǒng)的IC設(shè)計(jì)業(yè)也可能讓位基于FPGA的系統(tǒng)設(shè)計(jì)。

　　目前，可編程解決方案供應(yīng)商在積極與代工伙伴一起在研發(fā)45nm的FPGA，32nm和22nm的FPGA也在計(jì)劃當(dāng)中。未來的FPGA還可以將閃存、嵌入式處理器等其他器件整合進(jìn)來，實(shí)現(xiàn)混合工藝與混合電壓，讓FPGA變成一塊“虛擬母板”，工程師可以直接進(jìn)行混合信號(hào)的設(shè)計(jì)。換句話說，系統(tǒng)廠商不必再等IC供應(yīng)商設(shè)計(jì)出所需的芯片，它們完全可以在FPGA上實(shí)現(xiàn)完整的系統(tǒng)功能。傳統(tǒng)的電子系統(tǒng)開發(fā)模式在工藝不斷進(jìn)步的FPGA的力推下可能遭到徹底顛覆。

　　量產(chǎn)是信心的符號(hào)

　　自2006年5月15日推出65nm Virtex-5 FPGA平臺(tái)以來，賽靈思公司已向市場(chǎng)發(fā)售了基于三款平臺(tái)(LX、LXT和SXT)的13種器件。其中兩款LX50和LX50T目前可量產(chǎn)供貨，其它型號(hào)很快就可進(jìn)入量產(chǎn)。

　　在從推出樣片到量產(chǎn)的一年里，賽靈思在高低溫測(cè)試、ESD保護(hù)以及開發(fā)工具、參考設(shè)計(jì)等方面做了大量工作。鄒志雄特別強(qiáng)調(diào)：“量產(chǎn)的FPGA意味著客戶現(xiàn)在可以放心地大量采用65nm FPGA進(jìn)行整機(jī)產(chǎn)品制造。嚴(yán)格的內(nèi)部工藝流程控制以及與代工廠合作伙伴的密切協(xié)作，使65nm工藝的良率達(dá)到了令人滿意的程度?！睘榱俗寫?yīng)用設(shè)計(jì)工程師更方便、快捷地開發(fā)基于Virtex-5的設(shè)計(jì)，賽靈思對(duì)軟件和整體解決方案進(jìn)行了多優(yōu)化，提供免費(fèi)的設(shè)計(jì)工具、針對(duì)應(yīng)用而優(yōu)化過的協(xié)議開發(fā)套件、通用開發(fā)板以及參考設(shè)計(jì)。

　　此外，賽靈思采用雙代工廠策略以確保供應(yīng)穩(wěn)定性。UMC和東芝均通過了嚴(yán)格的認(rèn)定流程和NPI(新產(chǎn)品引入)評(píng)估。NPI評(píng)估包括工藝評(píng)估(缺陷密度、線產(chǎn)量、周期以及量產(chǎn)關(guān)鍵要素等)、驗(yàn)證和特性評(píng)估、量產(chǎn)合作認(rèn)定評(píng)估(內(nèi)容部量產(chǎn)合格認(rèn)定結(jié)果和量產(chǎn)計(jì)劃)、封裝/組裝評(píng)估、最終測(cè)量產(chǎn)量和故障覆蓋評(píng)估以及物流和產(chǎn)品計(jì)劃評(píng)估等，從而為順利量產(chǎn)打下了良好的基礎(chǔ)。雙代工廠的策略也有助于實(shí)現(xiàn)產(chǎn)能擴(kuò)張，在一家代工廠出現(xiàn)產(chǎn)能瓶頸的時(shí)候，可以利用另一家代工廠的富裕產(chǎn)能滿足市場(chǎng)的需求。雙代工廠的潛在風(fēng)險(xiǎn)是兩家代工廠的工藝不會(huì)完全一致，不過這可以通過嚴(yán)格的測(cè)試和驗(yàn)證來解決，保證客戶拿到的最終產(chǎn)品的性能參數(shù)在容差范圍內(nèi)。

　　“時(shí)機(jī)即是商機(jī)?！痹诹慨a(chǎn)時(shí)間上已經(jīng)足足領(lǐng)先最接近競(jìng)爭(zhēng)對(duì)手一年半時(shí)間的賽靈思公司，正以“獨(dú)一無二”的氣勢(shì)吸引著致力于差異化和行業(yè)領(lǐng)先地位的高端擁護(hù)。 而與此同時(shí)，對(duì)于采用65nm解決方案的客戶來說，也意味著客戶能有更多的利潤和更大的成功機(jī)會(huì)。要知道，提前一年搶占市場(chǎng)也許就會(huì)使后來者徹底出局。