當SCE214 與S3C4510B 同時向同一存儲單元( # 07FF) 寫入數據時，如果對側地址信號的穩(wěn)態(tài)先于本側的時，本側信號輸出 L.，表示禁止本側處理器寫入，本側寫入脈沖中加入等待周期; 若對側地址信號的穩(wěn)態(tài)晚于本側時，本側信號輸出" H".，表示本側處理器可以執(zhí)行寫入操作;不能同時為" L".。

　　圖6 是雙口RAM IDT7132 存儲器映射圖,IDT7132 空間大小為2 KB，存儲空間劃分為兩部分： 控制區(qū)和數據區(qū)。數據區(qū)分又分為兩部分： 1# 區(qū)和2#區(qū)，其空間均為512 B，1# 區(qū)用于實現(xiàn)SCE214 寫入數據和S3C4510B 讀出數據，2# 區(qū)用于實現(xiàn)SCE214 讀出數據和S3C4510B 寫入數據?？刂茀^(qū)包含讀/ 寫標志、1 # 數據區(qū)起始地址及有效數據最大地址偏移、2#數據區(qū)起始地址及有效數據最大地址偏移。

圖6 雙口RAM IDT7132 存儲器映射圖。

　　處理器對雙口RAM 的操作過程如下：

　　( 1) SCE214 有寫入數據時，將數據寫入1# 區(qū)，有效數據起始地址寫入$ 07FE、$ 07FD 存儲單元中( 按小端格式存放) ，有效數據地址最大偏移量寫入$ 07FC、$ 07FB，并將$ 07FF 的Bit0 置為1;( 2) S3C4510B 讀雙口RAM 時，先判斷$ 07FF 的Bit0 是否為1，若為1，從$ 07FE、$ 07FD 存儲單元中取出有效數據起始地址，從$ 07FC、$ 07FB 存儲單元中取出有效數據地址最大偏移量，根據有效數據起始地址和最大偏移量，讀出雙口RAM 中的數據，并將$ 07FF 的Bit0 置為0;( 3) S3C4510B 讀雙口RAM 時，若判斷出$ 07FF的Bit0 為0，則S3C4510B 認為SCE214 無數據發(fā)送來。這時S3C4510B 若有數據需要寫入雙口RAM，則將數據寫入2# 區(qū)，有效數據起始地址寫入$ 07FA、$ 07F9存儲單元中( 按小端格式存放) ，有效數據地址最大偏移量寫入$ 07F8、$ 07F7，并將$ 07FF 的Bit3 置為1;( 4) SCE214 輪循到讀雙口RAM 操作時，先判斷$ 07FF 的Bit3 是否為1，若為1，從$ 07FA、$ 07F9 存儲單元中取出有效數據起始地址，從$ 07F8、$ 07F7 存儲單元中取出最后一個有效數據的地址偏移，根據有效數據起始地址和最大偏移量，讀出雙口RAM 中的數據，并將$ 07FF 的Bit3 置為0;( 5) SCE214 輪循到讀雙口RAM 操作時，若判斷出$ 07FF 的Bit3 為0，SCE214 認為S3C4510B 無數據發(fā)送來。

　　如此重復( 1) ~ ( 5) 的操作，即可完成SCE214 與S3C4510B 的雙向通信，最大一次可傳送512 B數據。

　　2 結論

　　雙機通信在嵌入式系統(tǒng)中應用比較廣泛，本文介紹的設計方案主要用于速率要求高、成本適中的場合。

　　由于本系統(tǒng)采用的是雙處理器結構設計，給系統(tǒng)的穩(wěn)定性帶來一定的隱患，有待于在以后的研發(fā)中能將雙處理器集成為單片處理器。雙網數字傳真機研發(fā)的亮點在網絡傳真，其網絡傳真實現(xiàn)的業(yè)務不是實時傳真,加之因特網本身的時延較大，有待用戶檢驗，但其市場前景仍比較樂觀。

參考文獻:

[1].2K datasheethttp://www.dzsc.com/datasheet/2K+_2205217.html.
[2].S3C4510Bdatasheethttp://www.dzsc.com/datasheet/S3C4510B+_.html.