基于FPGA的幀同步系統(tǒng)設(shè)計方案
2.1 總體結(jié)構(gòu)設(shè)計
根據(jù)實例需求,幀同步碼組長度(LenCode)、幀同步碼組(FrameCode)、容錯位數(shù) (ErrorNum)、幀長(Len-Frame)、校核態(tài)校核幀數(shù)(CheckNum)以及同步態(tài)校核幀數(shù)(SyncNum)均以常量的形式設(shè)置,便于 VHDL程序中修改同步參數(shù)。系統(tǒng)數(shù)據(jù)速率及時鐘頻率為50 MHz.
根據(jù)圖2所示的結(jié)構(gòu),很容易想到采用狀態(tài)機的設(shè)計方法來實現(xiàn)同步系統(tǒng)。不論是采用狀態(tài)機方式,或原 理圖方式進行VHDL程序設(shè)計,最終均可以轉(zhuǎn)換成VHDL代碼的形式。顯然,直接采用編寫VHDL代碼的形式,更利于程序的修改及升級維護。因此,本文完 全采用代碼編寫方式來進行程序設(shè)計。
圖2是一個典型的狀態(tài)轉(zhuǎn)移圖,可以將轉(zhuǎn)移條件看作狀態(tài)之間的信號接口。 整個幀同步系統(tǒng)可以劃分為搜索狀態(tài)模塊(Search)、校核狀態(tài)模塊(Check)及同步狀態(tài)模塊(Sync)。除了上電后啟動搜索狀態(tài)之外,當校核未 通過(CheckNum 幀內(nèi)有一個校核幀未同步)或同步態(tài)失鎖(連續(xù)SyncNum 幀未同步)時也需啟動搜索狀態(tài),因此搜索狀態(tài)的啟動信號有復(fù)位信號(rst)、校核態(tài)重搜索信號(Research_check)和同步態(tài)重搜索信號 (Research_sync);校核態(tài)的啟動信號僅來自于搜索態(tài)(search_over),即只有當搜索到幀同步碼后才能轉(zhuǎn)入校核態(tài),如果校核通過則 送出校核完成信號(check_over),校核未通過則送出重新搜索信號(Research_check);同步態(tài)的啟動信號僅來自于校核態(tài) (check_over),只有校核通過后才能進入同步狀態(tài)。進入同步態(tài)后,持續(xù)對同步碼組進行檢測,當檢測到重新失鎖后送出 Research_sync,重新啟動搜索狀態(tài)。圖3為幀同步系統(tǒng)頂層VHDL程序文件采用Synplify Pro綜合后的RTL原理圖。
2.2 搜索模塊的VHDL設(shè)計與仿真
搜索模塊的對外接口如圖3所示。其中,CLK_BitSync及Data_in分別為位同步時鐘信 號和輸入數(shù)據(jù);Data_out為經(jīng)2個時鐘周期延時后的比特流數(shù)據(jù)。對輸入數(shù)據(jù)的延時處理,是為了補償產(chǎn)生search_over 時的處理時延,以便于脈沖信號search_over 與最后一位幀同步碼對齊。
搜索輸入比特流中的幀同步碼組,首先需要將輸入數(shù)據(jù)送入移位寄存器(Regdin)中,而后將 Regdin中的數(shù)據(jù)與幀同步碼組相比即可。程序中將多路啟動信號(rst、Research_check、Research_sync)取或后,作為異 步復(fù)位信號,用于啟動一次搜索過程。搜索過程中,采用for循環(huán)對寄存器Regdin 與同步碼組進行比較,通過逐位比較,每發(fā)現(xiàn)1 b不相同,則計數(shù)加1,計算出兩者之間的漢明距離。計算完漢明距離后,判斷是否大于容錯門限ErrorNum,如大于容錯門限則繼續(xù)搜索,否則輸出同步脈 沖search_over,并停止搜索。
圖4為搜索模塊的Modelsim仿真波形。其中,幀同步碼長度LenCode=7, 幀同步碼FrameCode=“1011000”,容錯門限ErrorNum=1.可以看出,復(fù)位后首先搜索到一次幀同步碼組;當 Research_check為高電平,啟動另一次搜索過程,比特流中搜索到“1001000(ErrorNum=1)”時,此時容錯位數(shù)設(shè)置為1,因此 輸出同脈沖search_over,并停止搜索過程,即使后續(xù)比特流中出現(xiàn)了“1011001(ErrorNum=1)”,仍然不輸出同步脈沖。
2.3 校核模塊的VHDL設(shè)計與仿真
為便于程序編寫,校核模塊主要由Check_Ce 進程和Checking 進程組成。Check_Ce 進程用于檢測search_over信號,檢測到信號出現(xiàn)高電平后,產(chǎn)生長度為CheckNum 幀數(shù)據(jù)的高電平允許信號CheckCe,并通過計數(shù)器Number 來標識每幀中數(shù)據(jù)及同步碼組的位置。產(chǎn)生了CheckCe及Number信號后,Checking進程只需在CheckCe信號為高電平的范圍內(nèi)對同步碼 組進行校核即可。校核完成后,需要使check_over(連續(xù)CheckNum幀均同步)或research_check(CheckNum幀內(nèi)有一幀 未同步)信號產(chǎn)生一個高電平脈沖。幀校核的方法與搜索同步碼組的方法類似,即通過漢明距離來判斷是否同步。將校核態(tài)分成Check_Ce進程和 Checking進程來分別進行實現(xiàn),則每個進程的功能劃分更為簡單,編程實現(xiàn)時也相對容易得多。
fpga相關(guān)文章:fpga是什么
評論