ARM Cortex-A9處理器藉由豐富的運(yùn)算資源可執(zhí)行更多功能，而這些資源有助提升效能。舉例而言，在硬件處理子系統(tǒng)中，每個(gè)ARM Cortex-A9處理器都內(nèi)含一個(gè)浮點(diǎn)運(yùn)算單元和一個(gè)NEON多媒體加速器。NEON單元是一個(gè)128位元的單一指令多重資料(SIMD)向量協(xié)同處理器，可同時(shí)執(zhí)行兩個(gè)32×32b乘法指令;由于NEON單元皆用于乘法累積(MAC)運(yùn)算，因此非常符合自動(dòng)相關(guān)矩陣運(yùn)算功能所需。透過(guò)NEON模組可運(yùn)用軟件Intrinsics，這可以在系統(tǒng)組裝時(shí)免除編寫(xiě)低階程式的需求。因此，運(yùn)用硬件處理子系統(tǒng)中更多的功能，可以比Microblaze等軟件處理器或外接式DSP處理器大幅提升效能。

　　為提升數(shù)字預(yù)失真效能，設(shè)計(jì)人員須進(jìn)一步利用可編程邏輯將這些功能移到硬件上。然而，由于軟件是以C/C++編寫(xiě)，工程師需要一些時(shí)間將C/C++語(yǔ)言轉(zhuǎn)換成可在可編程邏輯中運(yùn)用VHDL或Verilog執(zhí)行的硬件。

　　這個(gè)問(wèn)題現(xiàn)在已可藉由各種高階合成(HLS)工具(例如C語(yǔ)言至?xí)捍嫫鬓D(zhuǎn)移層級(jí)工具，C-to-RTL工具)得以解決。這些工具讓具備C/C++程式經(jīng)驗(yàn)的程式設(shè)計(jì)人員透過(guò)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)擁有硬件能力。業(yè)界高階合成工具可讓軟件和系統(tǒng)設(shè)計(jì)人員更容易將C/C++程式碼對(duì)應(yīng)到可編程邏輯，讓程式碼得以重用，并提供最佳可攜性和自由設(shè)計(jì)空間，最終達(dá)成最高生產(chǎn)力。

　　圖4展示運(yùn)用高階合成工具的典型C/C++設(shè)計(jì)流程。這工具的輸出是暫存器轉(zhuǎn)移層級(jí)(RTL)，可輕松與資料路徑預(yù)失真器或上游制程等既有的硬件設(shè)計(jì)進(jìn)行整合，當(dāng)然也可連至資料轉(zhuǎn)換器。運(yùn)用這項(xiàng)工具，演算法可快速轉(zhuǎn)移至硬件，其中這項(xiàng)工具會(huì)使用AXI界面連至硬件處理子系統(tǒng)，如圖5所示。

圖4 高階合成設(shè)計(jì)流程

　　在可編程邏輯中以高時(shí)脈執(zhí)行自動(dòng)相關(guān)矩陣運(yùn)算演算法，可對(duì)效能產(chǎn)生重大的效益，僅針對(duì)這項(xiàng)功能而言，其效能增益就可比軟件建置的功能多七十倍，而且僅用完全可編程SoC元件中3%的邏輯。

　　從原來(lái)參考的C/C++程式碼進(jìn)行基本最佳化，并運(yùn)用ARM Cortex-A9處理器更有效地執(zhí)行運(yùn)算，結(jié)果顯示僅用軟件進(jìn)行最佳化所得的效能則比沒(méi)有變動(dòng)的程式碼高出二至三倍。再使用NEON多媒體協(xié)同處理器就能產(chǎn)生更多的效能增益。圖5為自動(dòng)相關(guān)矩陣運(yùn)算架構(gòu)。其中針對(duì)相關(guān)矩陣運(yùn)算功能，其整體效能增益比軟件建置的功能多七十倍。

圖5 整合可編程邏輯的自動(dòng)相關(guān)矩陣運(yùn)算硬件加速器演算法與處理系統(tǒng)

　　最終，無(wú)線傳輸效能決定硬件和軟件間所需的數(shù)字預(yù)失真功能分區(qū)。藉由調(diào)高頻譜校準(zhǔn)程度以達(dá)到更佳效率的做法可能影響效能，原因在于要達(dá)到這種校準(zhǔn)程度需要更高的處理效能。其他影響效能的因素也可能是更多的傳輸頻寬或是多個(gè)天線共用預(yù)測(cè)引擎。這只能針對(duì)單一的處理器節(jié)省空間和成本，加上采用另外的硬件加速器為許多資料路徑預(yù)失真器計(jì)算系數(shù)。

　　在一些情況中，用ARM Cortex-A9處理器配合NEON單元執(zhí)行的軟件效能可能已足夠，例如頻寬較窄的傳輸配置或只有一或兩個(gè)天線路徑處理資料的設(shè)計(jì)，可以為那些無(wú)線傳輸配置降低元件占用面積和物料成本。

　　為將效能提升至更高的水準(zhǔn)，設(shè)計(jì)人員可在建置自動(dòng)相關(guān)矩陣運(yùn)算功能時(shí)加入更多平行運(yùn)算機(jī)制，只要增加支援邏輯的建置則可達(dá)到更快的更新時(shí)間。進(jìn)一步的軟件設(shè)定也可顯示從硬件加速受惠的演算法的其他面向。無(wú)論有任何需求，現(xiàn)在的工具和芯片都可讓設(shè)計(jì)人員去探索在效能、面積和功耗間的各種取舍方法，在不受限于特定獨(dú)立型元件或程式設(shè)計(jì)方式的情況下，可用最少的力氣達(dá)成更高的運(yùn)作效率。

　　無(wú)線傳輸基礎(chǔ)設(shè)備需要低成本、低功耗和高可靠性。整合是達(dá)到這些目標(biāo)的關(guān)鍵，但時(shí)至今日業(yè)界仍須在靈活度或產(chǎn)品上市時(shí)程方面做某種程度的讓步。此外，在處理效能方面仍持續(xù)對(duì)寬頻無(wú)線傳輸和更高作業(yè)效率有更多的要求。完全可編程SoC元件具備雙核心處理器子系統(tǒng)、高效能和低功耗的可編程邏輯，可為目前和未來(lái)的無(wú)線傳輸需求提供可行解決方案。

　　無(wú)論是遠(yuǎn)端無(wú)線設(shè)備或者是主動(dòng)式天線陣列，設(shè)計(jì)人員可以打造具備更高生產(chǎn)力的產(chǎn)品，同時(shí)提供比現(xiàn)有的特定應(yīng)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)或特定應(yīng)用集成電路(ASIC)方案更高的靈活度和效能。