基于FPGA的c點(diǎn)陣顯示系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
二、接收卡控制系統(tǒng)單元模塊設(shè)計(jì)
（一）時(shí)鐘控制模塊
1. 行計(jì)數(shù)時(shí)鐘和掃描控制信號(hào)
采用行掃描的，必須產(chǎn)生行掃描控制信號(hào)。如圖 2所示的row[4..0]是行掃描控制信號(hào)，用它接一個(gè) 2-4 譯碼器和四個(gè) 3-8 譯碼器來(lái)產(chǎn)生 32個(gè)行選信號(hào)，構(gòu)成 1/32 掃描方式的顯示屏。Hclk為行計(jì)數(shù)時(shí)鐘，也可以稱為行鎖存時(shí)鐘。
圖2 行驅(qū)動(dòng)模塊原理圖
評(píng)論