概述
電子系統(tǒng)設計正在發(fā)生著重要的轉(zhuǎn)變?？删幊踢壿嬈骷乖O計者可以開發(fā)具有千萬門以上、頻率超過300MHz以及嵌入式處理器的電路，能夠集成完整的系統(tǒng)。這一技術進步通過提供ASIC領域之外的全面的方法，正在引起設計過程的轉(zhuǎn)變。
在迅速變化的可編程邏輯領域，EDA提供商面臨的挑戰(zhàn)是，如何提供與硅容量和復雜性同步的設計工具和方法。例如，ASIC領域用了15年來合并硅處理和基于可靠的功能性EDA軟件的設計方法。這種ASIC技術曾經(jīng)是工業(yè)領域的驅(qū)動力和發(fā)展方向?？梢哉fASIC處理造就了電子工業(yè)廉價的方案，導致了電子工業(yè)的進步和創(chuàng)新。但目前這個過程已經(jīng)趨于成熟，它更適合于極高端的設計，慢慢地脫離了大眾化的市場。
過去的實踐已經(jīng)表明，當電子設計方法不能充分利用硅技術發(fā)展的優(yōu)勢時，就會產(chǎn)生新的方法來解決這個問題。正像上世紀九十年代ASIC市場有邏輯綜合一樣，FPGA將在下一個十年起著相似的作用。成本低、技術含量高的FPGA方案將變成開發(fā)者的主要設計方法。
FPGA技術與ASIC技術相比有很多優(yōu)點，用戶控制整個設計和布局過程，設計周期更快，掩模的成本將不復存在。而且沒有最小訂貨量的限制。然而，以前由于性能低、門密度小，以及單元成本較高，使FPGA只能用于小規(guī)模的設計。
現(xiàn)在FPGA供應商通過開發(fā)包含嵌入式微處理器和存儲器，以及硬或軟宏單元的可重新配置的、系統(tǒng)級的FPGA，將這一技術發(fā)展到更高的水平。這些功能對設計者有很大的好處，比如減少系統(tǒng)開發(fā)時間，改進功耗，增加容量，擴大電路板的空間，以及可隨時改變設計，增加了靈活性。這些重大技術突破確實增加了對自身設計和驗證的挑戰(zhàn)，需要新的方法解決這些問題。
要充分利用任何新的硅技術和功能，必須具備必要的軟件工具來處理設計者可能面臨的任何新問題。Mentor Graphics公司提出了精確綜合來解決這一類新的問題，精確綜合是支持所有FPGA綜合任務的先進軟件平臺。

圖1 高級時序關系

精確綜合概念
精確綜合的結構在發(fā)展過程中有三個主要的特點：直觀的用戶交互，杰出的結果質(zhì)量和無與倫比的精度。

直觀的用戶交互
當用戶與EDA產(chǎn)品交互的時候，軟件應該是輔助開發(fā)、分析和設計調(diào)試的工具。這種工具必須駕馭設計過程，但也必須適應每個用戶的設計風格。精確綜合軟件做到了這一點。其概念是設計者應該僅僅看到任務和設計過程中與設計任務相關的數(shù)據(jù)，其它數(shù)據(jù)可隱藏，這可以使設計者集中精力在設計任務以及提供直觀的綜合方法方面。
要做到對用戶直觀，必須檢查設計者交互的所有方面，精確綜合包含新的圖形用戶界面、命令語言、約束語言、修正控制、說明文件、幫助系統(tǒng)、軟件安裝過程和使用許可。目標是使設計者從軟件安裝到綜合只需15分鐘。精確綜合經(jīng)歷了廣泛的黑箱測試來實現(xiàn)這一點。在軟件和設計以及對軟件的綜合方面，給設計者留有一定的余地。精確綜合軟件開發(fā)者知道他們的要求，然后增加修改或取消某些功能，以便達到直觀的綜合方案的目標。

杰出的結果質(zhì)量
精確綜合的一個主要特征是“結果就是一切”，設計者不必關心軟件工具所付出的努力，他們要求的是能夠解決他們目前設計問題的方法，精確綜合用獨特的方法解決了RTL的綜合問題?，F(xiàn)在的綜合工具以逐行的方式閱讀RTL代碼，用低集成度的門來構造設計。精確綜合檢查RTL的意圖，然后用大模塊來構造設計的結構，這種方法使精確綜合能夠完全利用新FPGA結構。表1用一組電路說明了精確綜合算法能夠識別設計的問題，并且引導設計者達到較好的結果。
綜合是若干種算法的組合，這些算法消耗內(nèi)存小、執(zhí)行快、效果最佳。在設計中精確綜合使用了檢測設計“結構簽名”的技術，當檢測到某些簽名時，就用預先定義的啟發(fā)式算法進行設計。運用這種方法，每一個設計用一組獨特的算法來綜合，然后精確綜合能夠了解哪種算法對特定的設計具有最佳的結果。因此，當用戶對設計作了較小的改變時，精確綜合在后續(xù)的綜合過程中只用那些成功的算法。這是一種具有一致性的和可預測的綜合方法學。

表1? 用一組電路說明精確綜合算法識別設計

精確的結果
FPGA已經(jīng)進入了“精確就是一切”的技術范疇。時序及高速設計是新FPGA的目標。這些FPGA正在應用0.13微米及以下的硅技術。隨著這種技術的進一步發(fā)展，連線負載占電路延遲的50%~70%。另一個問題是新的FPGA能夠把龐大的系統(tǒng)集成在一起，這將導致極其復雜和細致的時序和時鐘問題。
為了解決新的時序問題并保證設計可靠，精確綜合引入了新的時序引擎和限制進入系統(tǒng)。我們研究了現(xiàn)今業(yè)界中最難的ASIC設計，以便開發(fā)出時序引擎來處理這些設計。為精確綜合所開發(fā)的時序引擎旨在處理這種極其復雜的時序分析。因為所有ASIC都使用Synopsys Design Constraints (SDC)成功地定義復雜的時序行為，F(xiàn)PGA自然可以使用這種格式。利用強大的時序引擎和語言定義復雜的時序，精確綜合目前可以提供任何其它綜合工具所無法實現(xiàn)的精度水平。圖1所示為高級時序。

精確綜合：綜合平臺
精確綜合旨在解決整個綜合問題。綜合范圍正在從RTL擴展到結構和物理領域。好的綜合工具不僅在每個級別具有強大的優(yōu)化算法，而且是一種無縫方法，使設計者在不同的設計階段平滑過渡。

結語
精確綜合是下一代FPGA最主要的綜合工具，具有直觀的用戶界面、杰出的結果質(zhì)量和無與倫比精度。精確綜合能夠處理最復雜的FPGA。精確綜合是一個與不斷變化的可編程邏輯領域保持同步的平臺。(曹譯)