1.5 VGA接口控制器

　　標準的VGA(640×480，60Hz)接口需要提供以下幾組信號：3個RGB模擬信號、行同步信號HS和場同步信號VS。它的信號時序如圖6所示。

　　圖6中VS為場同步信號，場周期為16.683ms，每場有525行，其中480行為有效顯示行，45行為場消隱區(qū)，場同步信號每場有一個脈沖，該脈沖的低電平寬度為63μs(2行)。行周期為31.78μs，每顯示行包括800點，其中640點為有效顯示區(qū)，160點為行消隱區(qū)(非顯示區(qū))。行同步信號HS每行有一個脈沖。該脈沖的低電平寬度為3.81μs(即96個脈沖)。因此，VGA控制器的任務(wù)就是按要求產(chǎn)生所需要的時序。

　　DISCLK為視頻顯示時鐘，頻率為25MHz，首先輸入到模等于800的像素計數(shù)器中，輸出的計數(shù)值與一個預先設(shè)好的比較器進行比較，當計數(shù)器的值大于160時，輸出高電平，反之輸出低電平，作為行同步信號;同理，利用一個模等于525的計數(shù)器對行同步信號進行計數(shù)和一個閾值為45的比較器可以產(chǎn)生所需要的場同步脈沖VS。

　　產(chǎn)生的行、場同步信號和像素顯示時鐘分別被送到兩個地址發(fā)生器中，產(chǎn)生所需要的控制幀存儲器的地址信號。由于前面介紹的幀存控制器中采用為每行數(shù)據(jù)提供1024個存儲空間的辦法，因此在數(shù)據(jù)讀出時也要進行相應(yīng)管理。低位地址發(fā)生器產(chǎn)生的地址數(shù)據(jù)與一個比較器進行比較。當?shù)刂沸∮?40時，幀存儲器的讀信號MEMRD位低電平有效，否則無效，這樣有效像素數(shù)據(jù)就被完整地提出。由于VGA是一個模擬的接口標準，RGB彩色信息需要輸入模擬量，因此幀存儲器輸出的數(shù)字信息還要經(jīng)過D/A變換。系統(tǒng)先用飛利浦公司出品的TDA8771AH，它內(nèi)部集成了三個視頻D/A轉(zhuǎn)換器，基于電阻網(wǎng)絡(luò)架構(gòu)，轉(zhuǎn)換速率最高可達35MHz。由于它專用于數(shù)字電視、視頻處理等相關(guān)領(lǐng)域，因此使用十分簡單，只需要提供24bit數(shù)字信息和一個轉(zhuǎn)換時鐘即可。VGA控制器原理圖如圖7所示。