隨著超大規(guī)模集成電路(Very Large Scale Integration VLSI)工藝技術(shù)的發(fā)展，芯片的規(guī)模越來(lái)越大，集成規(guī)模以摩爾定律增長(zhǎng)?，F(xiàn)場(chǎng)可編程邏輯器件(FPGA)由于兼具可編程邏輯器件的現(xiàn)場(chǎng)可編程的靈活性，以及門(mén)陣列器件集成度高的優(yōu)點(diǎn)，在數(shù)字系統(tǒng)設(shè)計(jì)被廣泛采用。同時(shí)，ASIC技術(shù)的不斷完善以及功能強(qiáng)大的EDA軟件開(kāi)發(fā)平臺(tái)的出現(xiàn)，使得FPGA器件在現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)和微電子技術(shù)應(yīng)用中起著越來(lái)越重要的作用。近幾年來(lái)，Xilinx等公司推出了內(nèi)部嵌入存儲(chǔ)器、微處理器的FPGA器件，使得這種器件的應(yīng)用更顯其優(yōu)越性；但在某些應(yīng)用場(chǎng)合如數(shù)據(jù)采集時(shí)，需要將采集到的數(shù)據(jù)傳送給PC機(jī)，然后由PC機(jī)進(jìn)行數(shù)據(jù)處理，這時(shí)就要借助單片機(jī)來(lái)完成。因此，有必要在FPGA器件中設(shè)計(jì)一種通信接口電路，以使設(shè)計(jì)的應(yīng)用系統(tǒng)具備通信功能。由于SCI通信接口電路具有結(jié)構(gòu)相對(duì)簡(jiǎn)單、易于實(shí)現(xiàn)等特點(diǎn)，因此本文以SCI接口電路為例介紹基于FPGA器件實(shí)現(xiàn)的接口電路IP核的設(shè)計(jì)。

　　SCI接口電路結(jié)構(gòu)

　　SCI接口端口映射

　　SCI的端口映射如圖1所示，共有20個(gè)端口，各端口的功能為:

圖1　SC

　　SCI接口結(jié)構(gòu)框圖

　　為SCI接口內(nèi)部結(jié)構(gòu)框圖如圖2所示，主要包括以下單元:

圖2　SCI接口結(jié)構(gòu)框圖

　　發(fā)送器(TX)及其控制與狀態(tài)寄存器。發(fā)送數(shù)據(jù)緩沖寄存器(TXBUF0…7)包含SCI接口要發(fā)送的數(shù)據(jù)；發(fā)送移位寄存器(TXSHF)；發(fā)送狀態(tài)寄存器位(TXRDY、TXEMPT)；發(fā)送控制寄存器位(TINTENA、TXENA)。

　　接收器(RX)及其控制與狀態(tài)寄存器。接收數(shù)據(jù)緩沖寄存器(RXBUF0…7)包含SCI接口從SCIRXD接收到的數(shù)據(jù)；接收移位寄存器(RXSHF)；接收狀態(tài)寄存器位(RXRDY)；接收控制寄存器位(RINTENA、RXENA)。

　　可編程波特率發(fā)生器。由波特率高byte寄存器和波特率低byte寄存器組成，可得到64k種不同的位傳輸速率。當(dāng)系統(tǒng)時(shí)鐘為10MHZ時(shí)，其位傳輸速率為19.07～625.0kb/s。寄存器地址譯碼器。寄存器地址譯碼器負(fù)責(zé)對(duì)ADDR0…ADDR2進(jìn)行譯碼，確保能讀/寫(xiě)SCI中相應(yīng)的寄存器。其與RD和WR配合完成對(duì)SCI內(nèi)部各寄存器的讀/寫(xiě)操作。