色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于VHDL語言的99小時定時器設(shè)計及實現(xiàn)

          基于VHDL語言的99小時定時器設(shè)計及實現(xiàn)

          作者: 時間:2010-07-17 來源:網(wǎng)絡(luò) 收藏

            4 系統(tǒng)仿真及結(jié)果

            圖6所示是對AAA控制/定時模塊的仿真結(jié)果。由此結(jié)果可見,當setw置“1”時,statea位選從0到5循環(huán),分別代表六個數(shù)碼管的位置。當start置“1”時,q5-q0進行借位減法。q5、q4表示小時,最高可到99小時;q3、q2表示分鐘,最高59分鐘;q1、q0表示秒,最高為59秒。

            5 結(jié)束語

            本設(shè)計從總體要求出發(fā),采用模塊化設(shè)計方法,實現(xiàn)了長達99小時的定時設(shè)計。同時采用QuartusⅡ4.0仿真環(huán)境進行了仿真。結(jié)果證明,本系統(tǒng)可以實現(xiàn)理想的定時操作而且設(shè)計體現(xiàn)了人性化,具有較強的實際應(yīng)用價值。


          上一頁 1 2 3 4 下一頁

          關(guān)鍵詞: FPGA VHDL 定時器 EP1C6Q240C8

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉