緊密控制回路以提高效率

　　這種同時具有 CPU 和 FPGA 處理能力的單芯片系統(tǒng)可以實現(xiàn)對整個回路的緊密控制。片上 CPU 能夠響應(yīng)反饋頻率和相電流，并立即訪問片上參數(shù) LUT。這樣，在第一級就解決了外部存儲器總線帶寬的瓶頸問題。

　　此外，基于閃存的混合信號 FPGA 能夠利用 FPGA 邏輯門電路而非利用由MCU或DSP處理器執(zhí)行的軟件程序來優(yōu)化控制算法單元、比例積分 (PI) 控制器、速度解碼器和計算器，以及正弦調(diào)制器。這樣，在第二級便可改進(jìn)響應(yīng)速度和效率。

　　最后，片上ADC帶有多個模擬通道 (多達(dá)30個)、電壓/電流/溫度輸入和MOSFET柵極驅(qū)動輸出，能夠大大縮短多相電流和溫度數(shù)據(jù)的采集及處理時間?；旌闲盘朏PGA還內(nèi)置有電流、電壓及溫度的監(jiān)控電路，可減少微控制器的外接組件數(shù)目。

　　高集成度增強可靠性

　　AC感應(yīng)電機廣泛應(yīng)用于工業(yè)制造環(huán)境，噪聲一直是影響工業(yè)自動化設(shè)備性能的關(guān)鍵問題。除了控制板上的高速模擬和數(shù)字?jǐn)?shù)據(jù)傳輸之外，大量分立式電子組件也加劇了噪聲的影響。因此，在選擇能夠避免噪聲影響和提高可靠性的解決方案時，集成度是一個至關(guān)重要的因素。

　　高效控制降低功耗

　　根據(jù)美國環(huán)保署的資料指出，采用帶有高效轉(zhuǎn)差控制機制的系統(tǒng)能夠大幅降低普通AC電機的功耗。圖4所示為采用轉(zhuǎn)差控制補償節(jié)電的10 馬力 (HP) 電機示例 (輸入功率=8,477W)。

　　在這個示例中，如果采用轉(zhuǎn)差控制來保持電機工作在最佳區(qū)域，輸入功率最多會降低145W，電源功率可減小1.7%。僅在美國，2005年AC感應(yīng)電機的耗電就高至10,000億KW。若采用最優(yōu)化轉(zhuǎn)差控制，總節(jié)能則可達(dá)171億KW。

　　在功率級，采用轉(zhuǎn)差控制的效率提升如上所述，AC電機馬力也隨之增加。這意味著較低的電源功率就能夠提供相同的馬力性能。因此，功耗降低是這種方案的主要優(yōu)點。

　　在專為提升轉(zhuǎn)差控制性能而設(shè)計的控制單元中，一個速度較低、外設(shè)模塊在邏輯門電路中實現(xiàn)的CPU，其性能可能優(yōu)于功能非常強大的獨立式CPU?；旌闲盘栭W存FPGA提供的低功耗、單芯片解決方案能夠進(jìn)一步降低系統(tǒng)功耗。

　　嵌入式非易失性存儲器實現(xiàn)高安全性

　　控制算法使用的參數(shù)取決于電機的類型和應(yīng)用的具體要求，并且通常在閃存LUT中執(zhí)行。在運行電機并提高電機效率時，這些參數(shù)是 MCU 訪問和更新的主要參考數(shù)據(jù)，必需確保這類數(shù)據(jù)的安全性，防止控制參數(shù)被擦除、或發(fā)生意外或遭惡意破壞，從而避免電機本身受損的風(fēng)險。

　　混合信號FPGA帶有大量嵌入式NVM，能夠避免因噪聲、固件錯誤和功率損耗等事故而破壞安全性。另外，利用 AES加密功能，可以實現(xiàn)更高級別的安全性，實現(xiàn)嵌入式閃存單元的安全更新，并防止惡意攻擊。

　　軟啟動感應(yīng)電機

　　當(dāng)感應(yīng)電機啟動時，由于轉(zhuǎn)子還沒有轉(zhuǎn)動，轉(zhuǎn)差值等于1，因此轉(zhuǎn)子產(chǎn)生的感應(yīng)磁場和電流可能非常大，這導(dǎo)致定子的耗電量很大，如果不加以控制，便可能導(dǎo)致電機受損。采用內(nèi)置電壓電流監(jiān)控功能的混合信號FPGA來控制爬坡率 (ramp rate)，電機就能夠?qū)崿F(xiàn)軟啟動，防止任何可能的損害。

　　本文小結(jié)

　　基于閃存的混合信號FPGA可為 AC 感應(yīng)電機提供優(yōu)化轉(zhuǎn)差控制的低功耗單芯片方案。

　　CPU、NVM、ADC和模擬接口的集成使得控制回路更為緊密，提高效率和可靠性，并降低功耗，從而提高電機效率和實現(xiàn)節(jié)能。此外，由于大容量嵌入式非易失性存儲器能夠提供保護(hù)定制控制算法所需的安全性，因此這種簡化的控制方案可以降低系統(tǒng)部署的BOM成本。