利用現(xiàn)成FPGA開(kāi)發(fā)板進(jìn)行ASIC原型開(kāi)發(fā)
加入技術(shù)交流群
總結(jié)
建立ASIC原型設(shè)計(jì)的必要性正在不斷增加，按照系統(tǒng)要求其實(shí)現(xiàn)是“飛速”地。達(dá)到這一性能水平的最節(jié)省成本的技術(shù)就是，建立基于FPGA的原型開(kāi)發(fā)。已經(jīng)證明有九分之一的ASIC設(shè)計(jì)師使用多個(gè)FPGA的原型開(kāi)發(fā)板，這一趨勢(shì)正在不斷增長(zhǎng)。在這種情況下，人們?cè)絹?lái)越普遍使用現(xiàn)成的原型開(kāi)發(fā)板，這來(lái)自Synplicity的原型開(kāi)發(fā)伙伴之一，包括Dini集團(tuán)、Hardi電子、GiDel和Altera。
當(dāng)使用與來(lái)自Synplicity的Certify RTL原型開(kāi)發(fā)軟件時(shí)，與建立定制的原型開(kāi)發(fā)板相比，這些最新技術(shù)的電路板在更低的成本上提供了更高的性能，并且減少了產(chǎn)品推向市場(chǎng)的時(shí)間。現(xiàn)成的多個(gè)FPGA的原型開(kāi)發(fā)板和Certify軟件的組合意味著ASIC項(xiàng)目能夠節(jié)省數(shù)月的驗(yàn)證時(shí)間，這是在所有的器件和系統(tǒng)層次，允許設(shè)計(jì)團(tuán)隊(duì)與真實(shí)的硬件相比進(jìn)行測(cè)試得出的結(jié)論，并且可以在設(shè)計(jì)過(guò)程中較早的發(fā)現(xiàn)難以察覺(jué)的問(wèn)題。通過(guò)較早的允許硬件原型用于軟件開(kāi)發(fā)和系統(tǒng)集成，可以更進(jìn)一步的縮短產(chǎn)品推向市場(chǎng)的時(shí)間。
評(píng)論