色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

^{<var id="leshe"></var>}

<source id="leshe"><tr id="leshe"></tr></source>

新聞中心

EEPW首頁 > 電源與新能源 > 設計應用 > 基于FPGA的TDICCD8091 驅動時序電路設計

基于FPGA的TDICCD8091 驅動時序電路設計

作者：時間：2013-11-05 來源：網絡

英飛凌汽車電子生態(tài)圈
- 掃碼關注
  獲取最新最全汽車電子
  技術方案與實用技巧

收藏

整個時序程序信號總流程圖如圖4所示。程序總共由7個模塊組成：輸入同步時鐘模塊產生頻率20 MHz的主時鐘CLK,CLK 通過分頻模塊產生頻率36 kHz 的CLK1 和頻率5 MHz 的CLK2;信號控制模塊在主時鐘CLK 的同步作用下分別產生控制信號VClr、VSHClr 和HClr;輸入處理模塊對輸入主時鐘CLK做去抖動處理后輸出時鐘信號CLK0;V 信號產生模塊輸出光積分區(qū)域行轉移所需的12 kHz 占空比為50%的三相時鐘信號V1、V2、V3;VHS信號產生模塊輸出12 kHz占空比小于5%的移位時鐘信號VHS1、VHS2、VHS3;H信號產生模塊輸出水平移位讀出區(qū)域所需的20 MHz占空比50%的四相時鐘信號H1、H2、H3、H4,以及FOG讀出時鐘信號和RG復位脈沖信號。

本文引用地址：http://cafeforensic.com/article/228012.htm

基于FPGA的TDICCD8091 驅動時序電路設計

3.2 時序仿真結果

時序設計采用Altera公司的Quartus Ⅱ作為開發(fā)平臺，EP3C25Q240為硬件平臺?？偟臅r序仿真結果如圖5所示，結果表明所有仿真信號滿足2.2節(jié)中的信號要求;圖6為FPGA上測得V1、V2的相位關系，圖7為FPGA上測得H1、H2相位關系，結果表明相位關系正確，能夠保證每個時刻至少有一個高電平和一個低電平，保證像元電荷的正常讀出。

基于FPGA的TDICCD8091 驅動時序電路設計

基于FPGA的TDICCD8091 驅動時序電路設計

基于FPGA的TDICCD8091 驅動時序電路設計

4 結語

時序在硬件電路中成功驅動了TDICCD8091工作，驗證了軟硬件的正確性和準確性。程序設計利用同步時鐘控制全局電路的思想，避免競爭與冒險，提高了程序的可靠性;采用模塊化設計思想提高程序的可重用性、可測試性、可讀性及可維護性;狀態(tài)機的設計方法提高了程序運行的穩(wěn)定性。

上一頁 1 2 下一頁

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關鍵詞： FPGA TDICCD8091 驅動時序

評論

相關推薦

FPGA讓嵌入式設備安全成為現(xiàn)實

嵌入式系統(tǒng) FPGA 嵌入式設備安全萊迪思 | 2024-08-26

實時的噪聲源定位系統(tǒng)

視頻 NI LabVIEW FPGA | 2009-03-25

LatticeECP3設計的視頻協(xié)議板電路圖-FPGA配置

設計方案 LatticeECP3 設計視頻協(xié)議電路圖 -FPGA | 2011-06-27

AMD面向ADAS和數(shù)字座艙推出尺寸小成本優(yōu)化的車規(guī)級FPGA

嵌入式系統(tǒng) AMD ADAS 數(shù)字座艙車規(guī)級 FPGA Artix | 2024-09-19

萊迪思Avant-X：捍衛(wèi)數(shù)字前沿

嵌入式系統(tǒng) 萊迪思 Avant-X FPGA | 2024-08-05

help, 44b0+fpga拖死cpu

sandman555 | 2005-02-05

視頻協(xié)議板-FPGA配置基于LatticeECP3的設計

設計方案視頻協(xié)議 -FPGA 配置基于 LatticeECP3 | 2014-05-20

高速ADC與內置嵌入式串行收發(fā)器的FPGA接口

視頻 Altera FPGA ADC Linear 串行收發(fā)器 | 2009-05-19

FPGA如何同DDR3存儲器進行接口?

視頻 Altera FPGA DDR3 | 2008-06-18

3-DES算法的FPGA高速實現(xiàn)(Xilinx)

資源下載 Xilinx FPGA 3-DES算法 | 2007-12-13

用C/C++語言開發(fā)大規(guī)模FPGA [轉載于www.fpga.com.cn]

xiaohua | 2002-09-24

將ASIC IP核移植到FPGA上——如何確保性能與時序以完成充滿挑戰(zhàn)的任務！

嵌入式系統(tǒng) ASIC IP FPGA SmartDV | 2024-08-26

將ASIC IP核移植到FPGA上——明了需求和詳細規(guī)劃以完成充滿挑戰(zhàn)的任務

嵌入式系統(tǒng) FPGA SmartDV | 2024-07-29

help, 44b0+fpga拖死cpu

sandman555 | 2005-02-05

ALTERA的PCI_IP Core問答集

資源下載 Altera FPGA PCI_IP Core | 2007-12-13

【實戰(zhàn)】一個Buck電路設計的完整過程

嵌入式系統(tǒng) 電路設計 FPGA BUCK電路 | 2024-08-01

基于FPGA的鎖相環(huán)位同步提取電路

設計方案電子電路圖，F(xiàn)PGA 鎖相環(huán) | 2012-07-27

將ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務!

EDA/PCB ASIC IP FPGA SmartDV | 2024-07-31

LabVIEW FPGA 模塊簡介

視頻 NI LabVIEW FPGA | 2009-04-01

嵌入式FPGA（eFPGA）為SoC帶來了新的靈活性

嵌入式系統(tǒng) FPGA | 2024-08-14

國產FPGA，走到哪一步了？

嵌入式系統(tǒng) FPGA | 2024-07-30

LabVIEW 8.20技術資料大全簡介

資源下載 NI LabVIEW 射頻和通信 FPGA | 2007-12-11

萊迪思全新推出邏輯優(yōu)化的通用FPGA拓展其小型FPGA產品組合

嵌入式系統(tǒng) 萊迪思 FPGA 小型FPGA | 2024-07-23

s3c2410+fpga 做視頻無線傳輸

herbertwj | 2004-08-15

help, 44b0+fpga拖死cpu

sandman555 | 2005-02-05

基于FPGA的可編程數(shù)字濾波器系統(tǒng)

資源下載 Max FPGA 可編程數(shù)字濾波器 | 2007-12-14

Altera: 采用全系列40-nm收發(fā)器FPGA和ASIC實現(xiàn)創(chuàng)新

視頻 Altera FPGA ASIC | 2009-07-13

基于SD7502構成的FPGA-ASK電路圖

設計方案基于 SD7502 構成 FPGA-ASK 電路圖 | 2011-07-13

Altera公司cyclone系列FPGA-1C6電路圖

設計方案 Altera 公司 cyclone 系列 FPGA-1C6 | 2009-07-17

Altera的FPGA下載常見問題經驗小結

資源下載 Altera FPGA 常見問題經驗 | 2007-12-13

焦點

推薦視頻

技術專區(qū)

關閉