驅動器UCC27201上電時刻HO引腳誤脈沖的分析

作者：時間：2013-09-13 來源：網絡

英飛凌汽車電子生態(tài)圈
- 掃碼關注
  獲取最新最全汽車電子
  技術方案與實用技巧

摘要

在隔離DC/DC電源中經常會使用到帶浮地功能的雙通道驅動器UCC27201。實際應用發(fā)現(xiàn)，某些場景中，其HO引腳會在上電時刻產生誤脈沖。該誤脈沖導致系統(tǒng)有開機異常的風險。本文通過實際仿真和電路原理分析，詳細介紹了誤脈沖產生的機理，隨后提供了兩個針對該誤脈沖的解決方案，并給予了詳細解釋。

1、隔離電源系統(tǒng)設計

某隔離電源系統(tǒng)完成DC/DC的轉換，采用全橋拓撲，輸出電壓為12V。其中，全橋的原邊側驅動器就采用了UCC27201，共計兩顆。

1.1隔離電源系統(tǒng)簡述

該隔離電源系統(tǒng)完成寬范圍輸入電壓（36V~72V）到12V的轉換，輸出功率350W。系統(tǒng)采用帶同步整流功能的硬開關全橋拓撲（HSFB）。圖1所示的是該系統(tǒng)的方框圖，包含有主控芯片LM5035，置于原邊側的驅動器UCC27201，置于副邊側的驅動器UCC27324和隔離器等器件。

圖1：隔離電源系統(tǒng)框圖

1.2UCC27201的應用

UCC27201是帶有浮地功能的MOSFET驅動器，具有高端輸出和低端輸出兩個通道，可以應用于BUCK，半橋和全橋等拓撲。該芯片引腳的描述如下：

●VDD(Pin1)：供電引腳，范圍是8V~17V，典型值為12V；

●VSS(Pin7)：芯片地引腳；

●HI,LI(Pin5,Pin6)：高端驅動輸入和低端驅動輸入；

●HO,LO(Pin3,Pin8)：高端驅動輸出和低端驅動輸出；

●HB,HS(pin2,pin4)：浮地供電和浮地引腳，用于高端驅動供電；

如圖2，在本電源系統(tǒng)中，一顆UCC27201的兩路輸出驅動全橋同一側橋臂的兩個MOSFET，主要連接網絡標示如藍色字體。另一顆UCC27201的兩路輸出則是驅動全橋的另一側橋臂。

圖2：驅動器UCC27201的實際應用

采用上述應用電路的實際驅動信號見圖3，包括了軟啟動和正常運行等兩個階段。

在軟啟動階段，標示為Q1的MOSFET的驅動信號占空比遠小于50%，而Q2的驅動信號占空比則是超過了50%，與Q1的驅動信號占空比保持為互補關系。Q3和Q4驅動信號的關系同上。

在正常運行階段，Q1~Q4的驅動信號占空比全部都接近50%。相互之間的關系如圖3所示，即Q1和Q2保持互補，Q3和Q4保持互補。

圖3：全橋驅動信號

2、UCC27201HO引腳的誤脈沖及根因分析

實際應用中，由于不同的UCC27201的供電電壓設計有差異，當其Cboot電容充電過快時，HO引腳會出現(xiàn)誤脈沖。該誤脈沖的根因是Cboot過快的上電電壓耦合到了HO引腳，同時過快的上電速率導致芯片內部對HO管腳下拉的MOSFET不能及時導通，最終造成了HO引腳輸出誤脈沖。

2.1HO引腳的誤脈沖

實際測試上述電源系統(tǒng)時發(fā)現(xiàn)，開機時UCC27201的HO引腳有誤脈沖，如圖4（CH1為HO；CH4為HB與HS的差分電壓，亦即Cboot電容兩端的電壓；CH2為LO；CH3可忽略）。該誤脈沖幅度最大可超過7V，與LO交疊后會造成全橋高端MOSFET和低端MOSFET的共通，進而導致系統(tǒng)開機存在風險。

圖4：HO引腳的誤脈沖

2.2HO引腳誤脈沖的根因分析

圖5所示的是UCC27201內部與HO相關的電路。在HB與HS之間電壓正常建立后，邏輯電路會依據(jù)HI電平的高或低而打開Qa或Qb，從而實現(xiàn)HO高低電平的輸出。Qc是當HB與HS之間電壓還處于欠壓階段時，用以導通以拉低HO引腳，確保在該階段HO無輸出。

圖5：HO相關的內部電路

當HB與HS間電壓還處于欠壓階段時，內部電路會產生高電平驅動信號以導通Qc。但是，該高電平驅動信號的產生存在一定的延時；同時，Qc設計用來被脈沖信號觸發(fā)，而非電平信號觸發(fā)。上述兩個因素就造成，當HB與HS間電壓上升過快時Qc將不能及時導通。此時，如果HO被HB與HS間電壓耦合出高電平后（其中一個耦合途徑是通過Qa和Qb的結電容），因Qc還未導通，該耦合出的高電平將得以輸出，最終形成了HO的誤脈沖。

如果HB與HS間電壓上升速率變緩，或者HB與HS間電壓先得以預建立，Qc的驅動信號（圖6中的藍色線和紅色線）的高電平脈沖將會變寬，這就能保證Qc導通，誤脈沖就會被消除。

下文就圍繞HB與HS間電壓的上升斜率和預建立這兩個方向來討論，以解決HO的誤脈沖問題。

圖6：HB與HS電壓斜率不同的影響

3、解決措施之增大Cboot電容

在相同充電速率條件下，增大Cboot電容可以將HB與HS之間的電壓上升斜率變緩，以得到足夠寬的高電平信號并使Qc導通。

3.1Cboot充電過程分析

如圖7所示，UCC27201內部有二極管（D1）連接Pin1（VDD）和Pin2（HB）。在Pin1的外部連接有供電網絡（電壓為12V），電容Cd（1uF）和串聯(lián)電阻Ri（10ohm）；在Pin2則接有Cboot電容。Cboot電容的充電主要是通過D1這條路徑完成的。

經過仿真分析（如圖8）知，Cboot的充電主要包含如下兩個階段：

●階段一：電容Cd通過D1給Cboot充電。充電電流如圖8中的紅色線所示，先是急劇上升到最大，然后緩慢下降。同時，電容Cd的電壓（綠色線）逐漸下降，電容Cboot的電壓（粉色線）逐漸上升。當Cd與Cboot的壓差減小為約0.65V（二極管D1的正向導通壓降）時，第一階段結束。

●階段二：12V供電電壓給Cd和Cboot充電。受限于Ri，充電電流將小于1.2A（12V/10ohm）。

圖8中的仿真結果是基于Cboot為300nF，圖9的仿真結果則是基于Cboot為100nF。對比二者知，修改Cboot電容容量所帶來的主要影響是第一個充電階段的持續(xù)時間，分別約為280ns和120ns。下節(jié)會分析第一階段持續(xù)時間不同可能會帶來的風險。

圖10給出的是實測波形，其中CH1是LO的波形；CH2是HB-HS的波形；CH3是HO的波形，CH4是VDD的電壓波形?？梢钥吹?，在UCC27201上電后，VDD電壓快速下降，然后又緩慢上升，這與仿真結果一致。

圖7：Cboot電容充電電路圖8：Cboot為300nF時的仿真結果

圖9：Cboot為100nF時的仿真結果圖10：充電過程的實測波形

3.2增大Cboot電容的風險分析

在UCC27201的實際應用中，需要注意內部二極管D1的反向恢復應力。

當LO的輸出由高變低后，HS電壓會升高，HB電壓同樣也會升高，此時內部二極管將承受反壓，并承受隨后出現(xiàn)的反向恢復應力。如果反向恢復應力出現(xiàn)之前時刻的二極管正向導通電流超出額定范圍，反向恢復應力則會過大而導致二極管失效。UCC27201要求內部二極管承受反向恢復應力前的正向導通電流在2A以下。

在該電源系統(tǒng)中，將Cboot修改為300nF后，二極管正向電流在約280ns后降低到2A。而在開機的第一個周期內，下管的持續(xù)時間超過了3us（如圖11，CH1和CH2是全橋兩個下管的驅動信號），即3us之后內部二極管才會有反向恢復應力，由于此時正向導通電流已經遠低于2A，二極管無可靠性風險。因此，修改Cboot容值到300nF后二極管不會有失效風險。