一個(gè)多位二進(jìn)制數(shù)中每一位的1所代表的數(shù)值大小稱為這一位的權(quán)。如果一個(gè)n位二進(jìn)制數(shù)用 表示，則最高位（MSB）到最低位（LSB）的權(quán)依次為 。

1.電路結(jié)構(gòu)及原理

下圖是4位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的原理圖，它由權(quán)電阻網(wǎng)絡(luò)、4個(gè)模擬開(kāi)關(guān)和1個(gè)求和放大器組成。

圖7.3 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

S₀--S₃為模擬開(kāi)關(guān)，它們的狀態(tài)分別受輸入代碼d_i 的取值控制，d_i=1時(shí)開(kāi)關(guān)接參考電壓V_REF 上，此時(shí)有支路電流I_i流向求和放大器；d_i=0 時(shí)開(kāi)關(guān)接地，此時(shí)支路電流為零。

求和放大器是一個(gè)接成負(fù)反饋的運(yùn)算放大器。為了簡(jiǎn)化分析計(jì)算，可以把運(yùn)算放大器近似地看成理想放大器——即它的開(kāi)環(huán)放大倍數(shù)為無(wú)窮大，輸入電流為零（輸入電阻為無(wú)窮大），輸出電阻為零。當(dāng)同相輸入端V₊的電位高于反相輸入端V- 的電位時(shí)，輸入端對(duì)地電壓v₀ 為正；當(dāng) V-高于 V₊時(shí)， v₀ 為負(fù)。

當(dāng)參考電壓經(jīng)電阻網(wǎng)絡(luò)加到V- 時(shí)，只要V- 稍高于V₊ 時(shí)，便在v₀ 產(chǎn)生很負(fù)的輸出電壓。 v₀ 經(jīng)R_F 反饋到 V-端使 V-降低，其結(jié)果必然使 。

在認(rèn)為運(yùn)算放大器輸入電流為零的條件下可以得到

由于 ，因而各支路電流分別為

（ 時(shí) ， 時(shí) ）

將它們代入輸出 v₀中并取 ，則得到

對(duì)于n位的權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，當(dāng)反饋電阻取為R/2 時(shí)，輸出電壓的計(jì)算公式可寫(xiě)成

上式表明，輸出的模擬電壓正比于輸入的數(shù)字量D_x ，從而實(shí)現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。當(dāng)D_x=0 時(shí)v₀=0 ；當(dāng) 時(shí) ，所以v₀ 的最大變化范圍是 。從上面的分析計(jì)算可以看到，在V_REF 為正電壓時(shí)輸出電壓v₀ 始終為負(fù)值。要想得到正的輸出電壓，可以將 V_REF取為負(fù)值。

2.電路優(yōu)缺點(diǎn)

優(yōu)點(diǎn)：結(jié)構(gòu)比較簡(jiǎn)單，所用的電阻元件數(shù)很少。

缺點(diǎn)：各個(gè)電阻阻值相處較大，尤其在輸入信號(hào)的位數(shù)較多時(shí)，這個(gè)問(wèn)題更加突出。要想在極為寬廣的阻值范圍內(nèi)保證每個(gè)電阻都有很高的精度是十分困難的，尤其對(duì)制作集成電路更加不利。為了克服這個(gè)缺點(diǎn)，可以采用雙級(jí)權(quán)電阻網(wǎng)絡(luò)（有興趣可查閱參考資料）?；蛘卟扇∑渌问?SPAN lang=EN-US>D/A轉(zhuǎn)換器。