其工作原理為：由基準(zhǔn)電流源電路產(chǎn)生與電源無(wú)關(guān)的電流，用該電流的鏡像電流對(duì)電容進(jìn)行充放電。其中，當(dāng)S1為高電平時(shí)，S2為低電平，即此時(shí)比較器的輸出為低電平。從而通過(guò)PMOS管M5對(duì)C0的左端N1進(jìn)行恒流充電，同時(shí)通過(guò)NMOS管M6對(duì)C0的右端N2進(jìn)行恒流放電。隨著N1點(diǎn)的電位上升N2點(diǎn)電位下降，當(dāng)N1與N2的電位差大于遲滯比較器的遲滯窗口時(shí)，比較器的輸出跳變?yōu)楦唠娖?，?dǎo)致S1跳變?yōu)榈碗娖?，同時(shí)S2跳變?yōu)楦唠娖健Ｍ?，通過(guò)PMOS管M5對(duì)C0的左端N1進(jìn)行恒流放電，同時(shí)通過(guò)NMOS管M6對(duì)C0的右端N2進(jìn)行恒流充電。N1點(diǎn)電位下降，N2點(diǎn)電位上升，當(dāng)N2與N1的電位差大于遲滯比較器的遲滯窗口時(shí)，比較器輸出反相，變?yōu)榈碗娖?。從而完成了時(shí)鐘信號(hào)產(chǎn)生一個(gè)周期的變化過(guò)程。
由于遲滯比較器的輸入級(jí)采用NMOS管，為了使電容兩端的電壓在遲滯比較器正常工作輸入范圍之內(nèi)，在設(shè)計(jì)中添加M7，使得工作時(shí)N1、N2點(diǎn)的電壓不會(huì)低于一個(gè)NMOS管的閾值電壓和兩個(gè)過(guò)驅(qū)動(dòng)電壓之和，從而達(dá)到了遲滯比較器正常工作時(shí)對(duì)輸入電壓的要求。
振蕩周期公式如下：

其中，ΔV為遲滯比較器的遲滯窗口大小。由式(1)可知振蕩周期與遲滯窗口、充放電電流以及電容大小有關(guān)。由于充放電電流是由與電源無(wú)關(guān)的電流源產(chǎn)生，比較器遲滯窗口也與電源電壓無(wú)關(guān)，因此，電路的輸出頻率受電源電壓的影響較小。
在常見(jiàn)的張弛比較器[5]中，比較器的電壓判決通常需要參考源模塊提供參考電壓用來(lái)與電容充放電極板上的電壓做比較，從而產(chǎn)生時(shí)鐘信號(hào)。而參考源的產(chǎn)生需要另外消耗功耗，同時(shí)參考源的溫度特性會(huì)影響輸出頻率的溫度特性。而在本設(shè)計(jì)中，通過(guò)對(duì)電容兩端進(jìn)行充放電，消除了振蕩器對(duì)參考電壓源的需求，從而節(jié)省了功耗。
由于S1和S2的反相對(duì)稱性影響輸出時(shí)鐘信號(hào)的占空比，因此采用正反饋結(jié)構(gòu)來(lái)提高S1和S2的反相對(duì)稱性，從而提高了輸出時(shí)鐘信號(hào)的占空比特性。
1.2 與電源電壓無(wú)關(guān)的電流源
由M1～M6以及RP1和RD2組成與電源電壓無(wú)關(guān)的電流源[6]，如圖2所示，MS1～MS3為啟動(dòng)電路[7]。正常工作時(shí)，MS4管開(kāi)啟，將MS3管柵極電壓拉低，從而MS3管關(guān)斷，不影響電流源電路正常工作；當(dāng)電流源處于異常零狀態(tài)時(shí)，M5/6管的柵極維持高電平，M1/2管的柵極電壓保持低電平，MS4管關(guān)斷，MS3管開(kāi)啟，從而將M5/6管的柵極拉低，使得電流源電路開(kāi)啟。

電流源支路上產(chǎn)生的電流為M1和M2的ΔVGS與電阻的比值，其中，為了進(jìn)一步提高電流與電源電壓的不相關(guān)性，采用cascode結(jié)構(gòu)。為了提高溫度特性，電阻采用多晶硅電阻RP1和擴(kuò)散電阻RD2串聯(lián)的形式實(shí)現(xiàn)。其中，多晶硅電阻為負(fù)溫度系數(shù)，擴(kuò)散電阻為正溫度系數(shù)，故采用一定比例串聯(lián)多晶硅電阻和擴(kuò)散電阻，使總電阻值與溫度無(wú)關(guān)。
1.3 遲滯比較器
在本設(shè)計(jì)中，使用的遲滯比較器如圖3所示。采用高增益開(kāi)環(huán)比較器的輸入級(jí)使用內(nèi)部正反饋實(shí)現(xiàn)遲滯結(jié)構(gòu)[8]。

其中，M5管柵極偏置電壓取自電流源產(chǎn)生電路。為了使電路內(nèi)部正反饋系數(shù)大于負(fù)反饋系數(shù)，M6/7的寬長(zhǎng)比應(yīng)該大于M3/4的寬長(zhǎng)比。通過(guò)改變?cè)搶掗L(zhǎng)比和流過(guò)M5的電流可以調(diào)節(jié)該比較器的遲滯窗口。
2 仿真結(jié)果
該上電復(fù)位電路采用GSMC 0.18 μm CMOS工藝設(shè)計(jì)。使用Cadence Spectre工具對(duì)電路進(jìn)行仿真，在典型情況下，電路中充放電電容兩端的電壓波形以及輸出CLK波形如圖4所示。從圖中可以看到，由于恒流源充放電的緣故，電容兩端電壓的上升和下降基本上呈線性變化，但在開(kāi)關(guān)切換的瞬間會(huì)有一些毛刺，惡化了電容兩端電壓的線性變化特性，但并沒(méi)有影響到電路正常工作。輸出CLK信號(hào)的占空比為49.97%、在5 V電源供電下，整體電路消耗平均電流為2.67 μA。

在不同的溫度和電源電壓下，電路CLK信號(hào)輸出頻率如圖5所示。從圖中可以看到，在電源電壓從2 V～5.5 V，以及溫度從-40 ℃～+85 ℃的變化范圍內(nèi)，其輸出頻率從115.6 kHz～125.2 kHz變化，與典型條件下的123.6 kHz的輸出頻率相比，其輸出頻率誤差范圍為-6.5%~1.3%。

在不同電源電壓和溫度下，振蕩器消耗的平均電流如圖6所示。從圖中可以看到，在電源電壓從2 V～5.5 V、以及溫度從-40 ℃～+85 ℃的變化范圍內(nèi)，平均電流消耗從0.95 μA到3.4 μA變化。

本文所設(shè)計(jì)的振蕩器電路采用弛豫充放電的原理，通過(guò)改進(jìn)的方式對(duì)電容兩端進(jìn)行恒流充放電，并使用比較器的方式對(duì)電容兩端電壓進(jìn)行比較，省去了比較器對(duì)參考電平的需求，使設(shè)計(jì)更為簡(jiǎn)單，并且節(jié)省了參考電平產(chǎn)生模塊所需的功耗。仿真結(jié)果證明，在較寬的電源電壓和溫度范圍內(nèi)，振蕩器能產(chǎn)生頻率穩(wěn)定的方波信號(hào)，整體功耗較小，能滿足MCU對(duì)低功耗低頻振蕩器的要求。除了MCU芯片，該振蕩器還適用于其他對(duì)降耗要求較高的低頻應(yīng)用場(chǎng)合。
參考文獻(xiàn)
[1] Tsai Chaofang，Li Wanjing，Chen Pengyu，et al.On-chip reference oscillators with process，supply voltage and temperature compensation[C].2010 International Symposium.Kaohsiung：Next-Generation Electronics，2010：108-111.
[2] Chen Hungwei.A low power and fast wake up circuit[C]. Vancouver：ISCAS，2004：293-296.
[3] Lim Joonhyung，Lee Kwangmook，Cho Koonsik.Ultra low power RC oscillator for system wake-up using highly precise auto-calibration technique[C].Sevilla：ESSCIRC，2010：274-277.
[4] WADHWA S，MISRI K，MUHURY D，et al.Power on reset cir cuit：US，0012409[P].2006-01-19.
[5] VITA G D，MARRACCINI F，IANNACCONE G.Low-voltage low-power CMOS oscillator with low temperature and process sensitivity[C].New Orleans：ISCAS，2007：2152-2155.
[6] Zhang Xun，Wang Peng，Jin Dongming.Sub-1V CMOS voltage reference based on weighted VGS[J].Chinese Journal of Semiconductors，2006，27(5)：7