脈沖壓縮技術(shù)簡介及其基于FPGA的設(shè)計(jì)
加入技術(shù)交流群
本文引用地址：http://cafeforensic.com/article/246042.htm
圖4 1024點(diǎn)脈沖壓縮狀態(tài)FPGA計(jì)算結(jié)果與MATLAB計(jì)算結(jié)果對比圖
圖5 512點(diǎn)脈沖壓縮狀態(tài)FPGA計(jì)算結(jié)果與MATLAB計(jì)算結(jié)果對比圖
圖6 256點(diǎn)脈沖壓縮狀態(tài)FPGA計(jì)算結(jié)果與MATLAB計(jì)算結(jié)果對比圖
圖4至圖6分別對應(yīng)時(shí)寬為60μs、20μs、6μs，帶寬均為5M的線性調(diào)頻信號。其中，左圖對應(yīng)MATLAB的計(jì)算結(jié)果，右圖為 FPGA芯片的輸出結(jié)果?？梢钥吹?，F(xiàn)PGA芯片的輸出結(jié)果和MATLAB仿真結(jié)果吻合。經(jīng)測試驗(yàn)證結(jié)果良好，最大誤差不超過-76db，在內(nèi)部時(shí)鐘頻率 80MHz條件下，完成1024點(diǎn)FFT 運(yùn)行時(shí)間為146μs ，滿足了雷達(dá)系統(tǒng)實(shí)時(shí)處理要求，達(dá)到了滿意的效果。
fpga相關(guān)文章:fpga是什么
脈沖點(diǎn)火器相關(guān)文章:脈沖點(diǎn)火器原理
評論