5.4.3 帶狀態(tài)寄存器的多寄存器內(nèi)存字?jǐn)?shù)據(jù)裝載指令（LDM（3））

（1）指令編碼格式

LDM（3）指令將數(shù)據(jù)從連續(xù)的內(nèi)存單元中讀取數(shù)據(jù)到寄存器列表中的各寄存器中。它同時將當(dāng)前處理器模式對應(yīng)的SPSR寄存器的內(nèi)容復(fù)制到CPSR寄存器中。

當(dāng)PC包含在LDM指令的寄存器列表中時，指令從內(nèi)存中讀取的數(shù)據(jù)將被作為目標(biāo)地址值，指令執(zhí)行后程序?qū)哪繕?biāo)地址處開始執(zhí)行，從而實現(xiàn)了指令的跳轉(zhuǎn)。

在ARM v5及以上的版本和T系列的ARM v4版本中，SPSR寄存器的T位將復(fù)制到CPSR寄存器的T位，該位決定目標(biāo)地址處的程序狀態(tài)。在以前的版本中程序繼續(xù)執(zhí)行在ARM狀態(tài)。

指令的編碼格式如圖5.19所示。

圖5.19 LDM（3）指令編碼格式

（2）指令的語法格式

LDM{cond>}addressing_mode> Rn>{!}, registers_and_pc>ˆ

① cond>

為指令編碼中的條件域。它指示LDM（1）指令在什么條件下執(zhí)行。當(dāng)cond>忽略時，指令為無條件執(zhí)行（cond=AL（Alway））。

② address_mode>

指令的尋址方式。確定編碼格式中的P、U和W位。

③ Rn>

確定尋址模式所使用的基址寄存器。

如果r15作為指令的基址寄存器，指令的執(zhí)行結(jié)果不可預(yù)知。

④ ！

設(shè)置指令編碼格式中的W位。它使指令執(zhí)行后將操作數(shù)的內(nèi)存地址寫入基址寄存器Rn>中；如果！被忽略，W位為0，指令執(zhí)行完后，不修改基址寄存器的值。

⑤ registers_and_pc>ˆ

寄存器列表。

被加載的寄存器列表。不同的寄存器之間用“，”隔開。完整的寄存器列表包含在“{}”中。編號低的寄存器對應(yīng)于內(nèi)存中的低地址單元，編號高的寄存器對應(yīng)于內(nèi)存中的高地址單元。

寄存器r0～r15分別對應(yīng)于指令編碼中bit[0]～bit[15]位。如果Ri存在于寄存器列表中，則相應(yīng)的位等于1，否則為0。

該指令執(zhí)行時將當(dāng)前處理器模式下的SPSR值復(fù)制到CPSR中。指令的其他參數(shù)可參見LDM（1）指令格式。

（3）指令操作的偽代碼

指令操作偽代碼如下面程序段所示。

If ConditionPass{cond>} then

Address=start_address

For i=0 to 14

If register_list[i]==1 then

Ri=Memory[address,4]

Address=address+4

CPSR=SPSR

Value=memory[address,4]

If {architecture version 4T, 5 or above} and {T bit ==1} then

Else

Pc=value AND oxfffffffc

Address=address + 4

Assert end_address=address-4