通過在基帶信號中添加一個反向偏差，可對LO饋通進(jìn)行校正。許多雙高速DAC或集成發(fā)射器解決方案，例如：TI的AFE7071等，都包括生成校正用基帶偏差的數(shù)字電路。找到I和Q基帶信號最佳DC偏差值的一種簡單方法是，監(jiān)測LO饋通振幅，并反復(fù)地改變首個I DC偏差，然后再改變Q DC偏差，最終找到最小LO饋通（圖3）。在pass 1期間，Q DC偏差保持不變，而對I DC偏差進(jìn)行掃描，直到找到最小LO饋通為止。在pass 2期間，I DC偏差值維持在最低限度，而對Q DC偏差進(jìn)行掃描，直到找到最小LO饋通為止。在理想情況下，每個I和Q僅需要一個pass，但首批2個pass期間LO饋通最小值所產(chǎn)生的測量誤差，通常亦意味需要3個或者4個pass。

圖3：本機(jī)振蕩器饋通校正過程

增益和相位誤差會導(dǎo)致無用混頻器抵銷不完全的結(jié)果—剩余量稱作邊帶抑制（SBS）。上下邊帶振幅以基帶Q輸入的增益誤差G和I分支混頻器LO的相位誤差（弧度）作為開始，其為

在這種情況下，低邊帶主導(dǎo)，而邊帶抑制為一個比率：

或者也可以用dBc表示：

圖4顯示dBc和相位及振幅誤差表示邊帶抑制的比較情況。

圖4：邊帶抑制（dBc）對比相位及振幅誤差