3.2 Nios Ⅱ處理器選擇和參數(shù)設(shè)置

　　Nios Ⅱ處理器有快速型、標(biāo)準(zhǔn)型和經(jīng)濟(jì)型三種類型[3],快速型配置性能最高，經(jīng)濟(jì)型配置占用片內(nèi)資源最少，標(biāo)準(zhǔn)型配置的性能和占用片上資源介于快速型和經(jīng)濟(jì)型之間。根據(jù)實(shí)際應(yīng)用需要對(duì)系統(tǒng)性價(jià)比及功耗的要求，合理選擇和配置Nios Ⅱ處理器。

　　多處理器系統(tǒng)中對(duì)每一個(gè)處理器都要進(jìn)行正確的設(shè)置，否則即使創(chuàng)建的硬件系統(tǒng)已通過(guò)編譯并生成，也會(huì)造成多處理器系統(tǒng)不能正常運(yùn)行的問(wèn)題。如果多個(gè)處理器使用片上存儲(chǔ)器為共享程序存儲(chǔ)器，則必須正確設(shè)計(jì)異常地址。如果使用CFI FLASH存儲(chǔ)器區(qū)域作為多個(gè)處理器的引導(dǎo)區(qū)，則必須要正確設(shè)計(jì)復(fù)位地址。使用不同類型的存儲(chǔ)器要正確的進(jìn)行設(shè)置。

　　3.3 共享程序存儲(chǔ)器

　　為了降低成本、功耗，簡(jiǎn)化多處理器系統(tǒng)結(jié)構(gòu)，實(shí)例中利用FPGA的芯片資源共享程序存儲(chǔ)器，六個(gè)Nios Ⅱ處理器的運(yùn)行軟件共同使用片上存儲(chǔ)器，每個(gè)處理器的軟件位于片上存儲(chǔ)器所屬特有的存儲(chǔ)器區(qū)域。如果六個(gè)處理器的軟件在片上存儲(chǔ)器運(yùn)行，假設(shè)每個(gè)處理器的軟件需要有8 KB的內(nèi)存空間用于程序代碼和數(shù)據(jù)。這樣第一個(gè)處理器使用片上存儲(chǔ)器0×0~0x1FFF之間的作為其程序空間，第二個(gè)處理器使用片上存儲(chǔ)器0×2000~0x3FFF 之間的區(qū)域，第三個(gè)處理器使用片上存儲(chǔ)器0×4000~0x5FFF之間的區(qū)域;其他各個(gè)處理器所需的存儲(chǔ)器區(qū)域采用同樣的方法對(duì)片上存儲(chǔ)器進(jìn)行分區(qū)。

　　Nios Ⅱ SBT 提供了一個(gè)簡(jiǎn)單的存儲(chǔ)器分區(qū)模式，允許多個(gè)處理器的軟件運(yùn)行于同一存儲(chǔ)器的不同區(qū)域，確保位于存儲(chǔ)器中的主要代碼段的鏈接和固定地址。

　　圖2所示六個(gè)處理器在片上儲(chǔ)存器的分區(qū)及代碼段的鏈接。

　　3.4 設(shè)置啟動(dòng)地址

　　在多處理器系統(tǒng)中，每個(gè)處理器在存儲(chǔ)器中必須擁有自己的啟動(dòng)區(qū)域，多個(gè)處理器不能從同一非易失性存儲(chǔ)器的同一地址啟動(dòng)。啟動(dòng)存儲(chǔ)器類似程序存儲(chǔ)器一樣也可以進(jìn)行分區(qū)，但段和鏈接的概念不同，因?yàn)橥ǔＲ龑?dǎo)代碼只是復(fù)制到它實(shí)際的程序代碼被鏈接在RAM中，然后跳轉(zhuǎn)到該程序代碼處。為了從同一非易失性存儲(chǔ)器的不同區(qū)域啟動(dòng)多個(gè)處理器，設(shè)置每個(gè)處理器復(fù)位地址，這個(gè)地址就是啟動(dòng)該處理器的位置，啟動(dòng)區(qū)域要留出足夠的空間存放啟動(dòng)代碼。由于沒(méi)有支持機(jī)制多個(gè)處理器無(wú)法直接訪問(wèn)CFI FLASH存儲(chǔ)器，需要使用一個(gè)CFI FLASH控制器，Nios Ⅱ處理器通過(guò)CFI FLASH控制器讀取或?qū)懭氲紺FI FLASH存儲(chǔ)器。如果多個(gè)Nios Ⅱ處理器啟動(dòng)在同一個(gè)CFI FLASH存儲(chǔ)器。為確保安全訪問(wèn)，必須刪除一個(gè)主控處理器之外的CFI FLASH 存儲(chǔ)器alt_main()函數(shù)所有初始化的驅(qū)動(dòng)程序，并確認(rèn)啟動(dòng)前完成所有其他處理器在CFIFLASH存儲(chǔ)器的程序初始化。圖3所示六個(gè)處理器從一個(gè)FLASH存儲(chǔ)器啟動(dòng)的映射。