3 實(shí)驗(yàn)結(jié)果

　　為了驗(yàn)證該保護(hù)方法的有效性和可靠性，本文將引入圖2所示三個(gè)電路進(jìn)行驗(yàn)證，不同電路具有不同的輸入-輸出延遲周期。實(shí)驗(yàn)過(guò)程如下：

　　首先，三個(gè)電路都執(zhí)行32位的浮點(diǎn)運(yùn)算，包括浮點(diǎn)乘法器和浮點(diǎn)加法器。實(shí)驗(yàn)選用的FPGA器件是xc5vlx220，設(shè)計(jì)的工具包括Xilinx ISE, Modelsim 以及功耗分析器^[9]。選用FPGA中的LUT來(lái)實(shí)現(xiàn)移位寄存器，原因在于，電路的保護(hù)應(yīng)盡量節(jié)約成本，且保護(hù)電路的加入應(yīng)不影響原始電路的速度，相比于其他移位寄存器電路實(shí)現(xiàn)方式來(lái)說(shuō)，用LUT實(shí)現(xiàn)移位寄存器能有效地節(jié)省資源，且增加的額外功耗較小。在Xinlix FPGA內(nèi)部，有兩種類型的LUT，分別為4-input LUT和6-input LUT，可以分別用來(lái)作為16位和32位的移位寄存器。還可以對(duì)LUT級(jí)聯(lián)來(lái)實(shí)現(xiàn)更多位移位寄存器。

　　(1)設(shè)置浮點(diǎn)乘法器的延遲為5，浮點(diǎn)加法器的延遲為10，則上面三個(gè)電路的輸入-輸出延遲分別為15, 25和35。 此時(shí)未添加保護(hù)電路，對(duì)設(shè)計(jì)進(jìn)行綜合、布局布線，并記錄其面積、頻率以及功耗等設(shè)計(jì)性能參數(shù)。

　　(2)為三個(gè)電路添加保護(hù)電路，并在綜合和布局布線后利用Modelsim進(jìn)行時(shí)序仿真，記錄設(shè)計(jì)的面積、運(yùn)行速度和功耗。

　　圖3為圖2中電路(a)Design1的仿真結(jié)果，密鑰為16’b1010010001000001，out1輸出正好為密鑰值，說(shuō)明密鑰輸入正確，從圖中可以看出RDY有效以后功能電路的輸出結(jié)果out2傳遞到電路的輸出端口out。說(shuō)明電路成功被解鎖。

　　但若在移位寄存器SRL初始化時(shí)輸入16’b10101xxxxxxxxxxx，其仿真結(jié)果如圖4所示，狀態(tài)機(jī)檢測(cè)到第五位密碼輸入錯(cuò)誤，輸出fsm_out為0，并終止移位寄存器的移位操作。最終導(dǎo)致功能電路的輸出結(jié)果不會(huì)傳遞out端口，從而達(dá)到了保護(hù)目的。

　　接下來(lái)討論加入保護(hù)電路對(duì)功能電路帶來(lái)的影響，表格1中 Design1_p，Design2_p，Design3_p依次對(duì)應(yīng)于圖2中的三個(gè)電路加保護(hù)電路后所得到的設(shè)計(jì)，表中對(duì)比了加入保護(hù)電路后的設(shè)計(jì)，相比于未加保護(hù)電路時(shí)在資源消耗、電路的運(yùn)行速度以及功耗方面的差異。由數(shù)據(jù)可知，由保護(hù)電路引起的額外資源消耗和功耗很少，且隨著功能電路路徑延時(shí)的增大，由保護(hù)電路引起的額外資源消耗所占的比例更小。實(shí)驗(yàn)結(jié)果還表明電路的運(yùn)行速度在有些情況下有所加快，是由于保護(hù)電路的加入，使得原本分散的LUT有向Slice中聚集的趨勢(shì)，從而提高了電路的運(yùn)行速度。

　　表中的最后列為1/latency(latency為功能電路的路徑延時(shí))的值，其值的大小表示盜用者猜中密鑰的概率，該值越小，說(shuō)明密鑰的安全性越高，再次證明了功能電路的延遲越大越適合采用該保護(hù)方法。但是在實(shí)際的功能電路設(shè)計(jì)時(shí)，并非延遲越大越好，還應(yīng)當(dāng)考慮路徑延遲對(duì)功能電路面積、速度以及功耗等因素的影響，所以應(yīng)該在一定范圍內(nèi)選擇適當(dāng)?shù)难舆t來(lái)完成功能電路的設(shè)計(jì)。

　　4 總結(jié)

　　本文提出了一種基于路徑延時(shí)匹配的IP固核的保護(hù)方法，即設(shè)計(jì)旁路保護(hù)電路，通過(guò)輸入密鑰以及密鑰檢測(cè)機(jī)制來(lái)達(dá)到與被保護(hù)電路的數(shù)據(jù)路徑相匹配，實(shí)現(xiàn)硬件電路的保護(hù)，只有消費(fèi)者取得合法授權(quán)時(shí)，功能電路才能正常工作。該保護(hù)方法需要的額外開支少，不影響電路的速度，而且可靠性高。與現(xiàn)有的IP保護(hù)方法能很好地融合在一起，共同為集成電路產(chǎn)業(yè)的發(fā)展做貢獻(xiàn)。

　　參考文獻(xiàn)：
　　[1] D. Saha and S. Sur-Kolay, “SoC: a real platform for IP reuse, IP infringement, and IP protection,” VLSI Des., vol. 2011, pp. 5:1–5:10, Jan. 2011.
　　[2] 邢強(qiáng), 駱麗. 集成電路設(shè)計(jì)中 IP 核的保護(hù)措施[J]. 中國(guó)集成電路, 2006, 6: 022.
　　[3] Biggs J, Gibbons A. 實(shí)現(xiàn)基于 IP 核技術(shù)的 SoC 設(shè)計(jì)[J]. 電子產(chǎn)品世界, 2002, 17: 012.
　　[4] 張修麗. AES 加密 IP 的優(yōu)化設(shè)計(jì)及旁路攻擊研究[D]. 上海交通大學(xué), 2010.
　　[5] A. Abdel-Hamid, S. Tahar, and E. Aboulhamid, “A survey on IP watermarking techniques,” Design Automation for Embedded Systems, vol. 9, no. 3, 2004.
　　[6] F. Koushanfar, “Hardware metering: A survey,” in Introduction to Hardware Security and Trust. Springer, 2012, pp. 103–122.
　　[7] 苗勝, 戴冠中, 慕德俊, 等. 基于 FPGA 的 IP 核水印保護(hù)方法[J]. 微電子學(xué)與計(jì)算機(jī), 2007, 24(3): 30-33.
　　[8] 潘中平. 我國(guó)商用 IP 核的現(xiàn)狀和發(fā)展對(duì)策[J]. 中國(guó)集成電路, 2002, 4: 016.
　　[9] http://www.xilinx.com, “Xilinx power estimator user guide,” accessed 2009.