3 芯片功耗分析

　　功率損耗是制允集成電路的一個(gè)重要因素，而CMOS電路的主要特點(diǎn)就是低功耗。由于LCoS芯片上的像素尺寸非常小(7～20μm)，制作相應(yīng)微濾色片(microfilter)的工藝復(fù)雜，且成本高。通常采用無(wú)微濾色片工藝，在單片LCoS芯片上使用時(shí)間混色模式(時(shí)序彩色化)實(shí)現(xiàn)彩色顯示。表面上看時(shí)序彩色模式的LCoS芯片，要求其幀頻為普通VGA顯示的3倍以上來(lái)刷新屏幕，似乎功耗會(huì)增加許多倍 ，但實(shí)際并非如此。在圖2所的實(shí)際電路結(jié)構(gòu)中，我們?cè)O(shè)計(jì)了行鎖存器。這樣，就可以采用逐行寫(xiě)入方式，把每場(chǎng)的圖像信號(hào)輸入到像素顯示矩陣中?？v向數(shù)據(jù)驅(qū)動(dòng)器中視頻串-行轉(zhuǎn)換移位寄存器的工作頻率約為25MHz，其它大部分電路的時(shí)鐘頻率不超過(guò)300kHz。LCoS芯片的功耗包括以下三部分：

　　(1)靜態(tài)功耗Ps。由反向漏電流造成的直流功耗，CMOS電路一般可以忽略不計(jì)。

　　(2)動(dòng)態(tài)功耗PD。主要指逐行寫(xiě)入圖像信號(hào)時(shí)，每行像素(電容)充放電產(chǎn)生的交流功耗。

　　(3)場(chǎng)反轉(zhuǎn)功耗PF。上蓋板電極作周期性電場(chǎng)反轉(zhuǎn)需要的功耗。

　　綜合以上三項(xiàng)功耗，總的功耗為

　　P=Ps+PD+PF≈PD+PF(1)

　　可采用數(shù)字電路瞬態(tài)功耗估算公式得到：

　　P=CL fc VDD2 (2)

　　這里，每個(gè)象素的電容量CP約為0.2pF,

　　每行象素的電容量為：

　　Crow=640×CP=128pF (3)

　　每屏象素的電容量為：

　　Cpanel=480×Crow=61.44nF (4)

　　另外，已知逐行寫(xiě)放頻率接近300kHz，場(chǎng)反轉(zhuǎn)頻率150Hz，VDD=5V,把這些值連同(2)、(3)、(4)式代入(1)式，得到LCoS芯片的功耗估計(jì)值：

　　P=Crow f行 VDD2+Cpanel f場(chǎng) VDD 2≈1.2nW，可見(jiàn)，LCoS顯示器的確屬于低功耗器件。

　　我們利用0.6μmCMOS工藝設(shè)計(jì)制作的LCoS芯片，象素截跟為12μm;象素驅(qū)動(dòng)矩陣的占有面積為(640×12)μm(480×12)μm=7.68mm×5.68mm×5.76mm?？紤]到需要預(yù)留液晶盒的膠線(xiàn)封裝區(qū)，最后整個(gè)LCoS顯示芯片的尺寸為：11.0mm×9.4mm，對(duì)角線(xiàn)約為15mm。

　　4 LCoS芯片研制策略與現(xiàn)代EDA技術(shù)

　　由前面分析器件結(jié)構(gòu)及整個(gè)芯片的工作模式表明，LCoS芯片是一塊復(fù)雜的數(shù)?；旌想娐沸酒＿@類(lèi)電路的復(fù)雜性不僅要求同一條生產(chǎn)線(xiàn)能同時(shí)兼容數(shù)字和膜擬IC的生產(chǎn)工藝，更重要的是針對(duì)市場(chǎng)需要如何準(zhǔn)確、快速地設(shè)計(jì)出LCoS顯示芯片。對(duì)于前者有一定規(guī)模的現(xiàn)代半導(dǎo)體加工工廠都能相對(duì)容易地實(shí)現(xiàn)，而后者很大程序上決定于將采用的EDA設(shè)計(jì)平臺(tái)。

　　所謂EDA是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)最新成果而研制成的電子CAD通用軟件包，主要能輔助進(jìn)行三方面的設(shè)計(jì)工作：IC設(shè)計(jì)、電子電路設(shè)計(jì)以及PCB設(shè)計(jì)。我們將使用具備全定制設(shè)計(jì)功能的Cadence EDA設(shè)計(jì)工具，按照"自頂向下"的規(guī)則來(lái)設(shè)計(jì)LCoS芯片的版圖。

　　設(shè)計(jì)從行為級(jí)開(kāi)始，首先確定LCoS芯片的功能、性能、允許的芯片面積和成本等。按著進(jìn)行結(jié)構(gòu)設(shè)計(jì)，分化出盡可能簡(jiǎn)單的子系統(tǒng)。然后把各子系統(tǒng)間的邏輯關(guān)系轉(zhuǎn)換成電路圖，進(jìn)行電路邏輯設(shè)計(jì)和電路仿真，這期間要遵循標(biāo)準(zhǔn)5V-0.6μm-CMOS工藝設(shè)計(jì)規(guī)則，采用全定制方法研制LCoS芯片的基本單元庫(kù)。最后按照半定制設(shè)計(jì)流程綜合出整個(gè)LCoS芯片版圖。

　　5 在CADENCE平臺(tái)上設(shè)計(jì)LCoS芯片版圖

　　根據(jù)中國(guó)微電子行業(yè)的加工條件，選擇包含豐富EDA工具的Cadence軟件，嘗試著建立了一套0.6μm工藝LCoS芯片版圖，其中包括電路符號(hào)庫(kù)、電路設(shè)計(jì)庫(kù)、單元版圖庫(kù)及其用于布局布線(xiàn)的Phanton庫(kù)和仿真庫(kù)等。主要設(shè)計(jì)流程如圖4所示。

　　首先確定設(shè)計(jì)方案，同時(shí)要選擇能實(shí)現(xiàn)該方案的合適的CMOS工藝流程。多面手根據(jù)具體的CMOS元器件參數(shù)設(shè)計(jì)電路原理圖。接著進(jìn)行第一次仿真，包括數(shù)字電路的邏輯模擬、故障分析、模擬電路的交直流分析、瞬態(tài)分析。LCoS芯片電路在進(jìn)行仿真時(shí)，必須要有元件模型庫(kù)的支持，計(jì)算機(jī)上模擬的輸入輸出波形代替了實(shí)際電路調(diào)試中的信號(hào)源和示波器。這一次仿真主要是檢驗(yàn)設(shè)計(jì)方案在功能方面的正確性。

　　EDA技術(shù)使得LCoS設(shè)計(jì)人員在實(shí)際的芯片產(chǎn)生之前，就可以全面了解系統(tǒng)的功能特性和物理特性，從而將開(kāi)發(fā)過(guò)程中出現(xiàn)的缺陷消滅在設(shè)計(jì)階段，不僅縮短了開(kāi)發(fā)時(shí)間，也降低了開(kāi)發(fā)成本。

　　前端設(shè)計(jì)檢查完畢后，進(jìn)行版圖布局、寄存參數(shù)的提取和靜態(tài)時(shí)序分析。在后仿真驗(yàn)證過(guò)程中，可先用從版圖中提取的寄生參數(shù)文件計(jì)算出延遲文件，再反標(biāo)回邏輯網(wǎng)表進(jìn)行后仿真。仿真通過(guò)后則設(shè)計(jì)完畢，便可進(jìn)行下一步的投片生產(chǎn)。

　　6 LCoS生產(chǎn)與應(yīng)用

　　如上所述，LCoS顯示器是半導(dǎo)體VLSI技術(shù)和液晶顯示技術(shù)巧妙結(jié)合的高新技術(shù)產(chǎn)品，因此LCoS可利用常規(guī)的CMOS技術(shù)批量生產(chǎn)，并隨半導(dǎo)體工藝的發(fā)展進(jìn)一步微型化。

　　從IC產(chǎn)品結(jié)構(gòu)的角度來(lái)說(shuō)，LCoS顯示芯片是一塊多功能、多結(jié)構(gòu)、與現(xiàn)代CMOS制造工藝息息相關(guān)的SoC;從IC生產(chǎn)工藝角度來(lái)說(shuō)，當(dāng)初在IC工藝中建立CMP(化學(xué)機(jī)械拋光)技術(shù)是為了填平復(fù)雜的電路走線(xiàn)提高各金屬布線(xiàn)層的平面光刻精度，防止電荷光端積累效應(yīng)?，F(xiàn)在，這些優(yōu)勢(shì)都成為制作LCoS芯片像素反射鏡面的必然方法。其它如遮光層工藝也源于IC技術(shù)。

　　眾所周知，IC技術(shù)的強(qiáng)大生命力在于它可以低成本、大批量地生產(chǎn)出具有高可靠性和高精度的微電子結(jié)構(gòu)模塊。然而，這種技術(shù)一旦與其它學(xué)科相結(jié)合，便會(huì)誕生出嶄新的學(xué)科和重大的經(jīng)濟(jì)增長(zhǎng)點(diǎn)。筆者認(rèn)為L(zhǎng)CoS技術(shù)就是硅平面技術(shù)與平板顯示技術(shù)結(jié)合而誕生的典型例子。

　　由于LCoS顯示器具有尺寸小、功耗低、分辨率高的優(yōu)點(diǎn)，在與其它平面顯示技術(shù)競(jìng)爭(zhēng)中越來(lái)越占有利地位。比如，一般移動(dòng)電話(huà)都使用ECB TN-LCD和STN-LCD，但是越來(lái)越多的用戶(hù)希望看到E-mail、視頻圖像及網(wǎng)上瀏覽，這就需要移動(dòng)電話(huà)配置分辨率不低于QVGA(320×240)的虛擬顯示屏。這也是LCoS技術(shù)的潛在市場(chǎng)之一。

　　另一個(gè)潛在應(yīng)用是數(shù)碼攝像機(jī)的取景器。與傳統(tǒng)的直視型AMLCD(對(duì)角線(xiàn)2～4英寸)相比，LCoS技術(shù)提供的圖像大到5～10倍，分辨率不低于QVGA，功耗僅為原來(lái)的1/15～1/30，重量約1/5。投影顯示器的主要應(yīng)用將仍然是投影機(jī)。而最大的增長(zhǎng)潛力是消費(fèi)類(lèi)產(chǎn)品LCoS虛擬顯示器非常適合許多消費(fèi)產(chǎn)品應(yīng)用，包括上面提到的數(shù)字?jǐn)z像機(jī)、可視移動(dòng)電話(huà)以及PDA和頭盔顯示器等需要嵌入微型顯示器的電子產(chǎn)品。

　　LCoS顯示屏是硅平臺(tái)技術(shù)與平板顯示技術(shù)發(fā)展到相對(duì)成熟階段且二者相結(jié)合而誕生的，因而具有VLSI技術(shù)的全部設(shè)計(jì)特征。然而LCoS顯示芯片也是混合信號(hào)市場(chǎng)的一個(gè)產(chǎn)品，而"time to market"同樣對(duì)LCoS顯示芯片的設(shè)計(jì)提出巨大挑戰(zhàn)。Cadence設(shè)計(jì)環(huán)境下豐富的EDA工具，保障了設(shè)計(jì)人員可以把精力集中于創(chuàng)造性的概念構(gòu)思與方案上。這樣，新的概念才得以迅速有效的成為產(chǎn)品，大大縮短了產(chǎn)品的研制周期。不僅如此，基于我們?yōu)長(zhǎng)CoS顯示芯片建立的一套綜合基本庫(kù)，Cadence平臺(tái)上的綜合優(yōu)化工具將能按不同顯示模式，如QVGA(240×320)、VGA(640×480)、SVGA(600×800)等，自動(dòng)規(guī)則布局成為對(duì)應(yīng)版圖，從而使開(kāi)發(fā)LCoS平板顯示技術(shù)系統(tǒng)產(chǎn)品變得輕松容易。