請注意，如果您希望將所需信號加上干擾信號進行數(shù)字轉(zhuǎn)換以濾除數(shù)字域中的干擾信號，此帶寬可能比信號帶寬更寬。幸運的是，您可以通過對輸入信號過采樣來提高ADC的噪聲系數(shù)。在這種情況下，計算噪聲系數(shù)的等式將變?yōu)?/p>本文引用地址：http://cafeforensic.com/article/270765.htm

　　NF = PFS+ 174 dBm – SNR – 10 log10 B – 10 log10 [fs/2B],

　　其中，fs是采樣時鐘，B仍然是信號帶寬(或要進行數(shù)字處理的帶寬)。一些IF采樣ADC(如AD9874和AD9864)會在帶通-架構(gòu)中使 用過采樣和噪聲整形。這些ADC實際上是完整的IF子系統(tǒng) – 接受IF輸入并提供接近100 dB的SNR，以及在輸出時抽取的16或24位I和Q數(shù)據(jù)。

　　過采樣并不是改善ADC噪聲系數(shù)的唯一途徑。您也可以使用變壓器在“無噪聲”增益下提高ADC的輸入電壓。

　　表1. 應用“無噪聲”電壓增益可以提高性能 –但不會使ADC過驅(qū)!

　　您需要完成的最后一個端計算是針對轉(zhuǎn)換時鐘的。具有(或缺乏)生成低抖動時鐘的能力是針對高動態(tài)范圍的接收器未在天線中放置ADC的原因所在， 我們將在下面對此進行介紹。計算ADC理論上的SNR(作為時鐘抖動的函數(shù))的等式為SNR = 20 log10[1/(2ftj)]，其中f是正在采樣的頻率(以Hz為單位)以及tj是時鐘抖動(以秒為單位)?；蛘?，給定所需的SNR(以dB為單位)和最大輸入頻率f (以Hz為單位)，tj= 1/(2f10[SNR/20])。

　　例如，在進行IF采樣時，如果您希望在IF為240 MHz時對20 MHz寬的信號采樣，則頻率最高的采樣元件將是IF加上信號帶寬的一半(或250 MHz)。SNR為80 dB，最大輸入頻率為250 MHz時，可通過求解得出最大時鐘抖動為63.66 fs。您可以仿真PLL/VCO的性能，并使用ADISIMPLL和ADISIMCLK等免費工具計算各類環(huán)路濾波器以及電路配置的抖動。借助這些工具， 您可以優(yōu)化環(huán)路濾波器的設計以獲得最佳相位噪聲，進而最大程度地減少抖動，這種做法的代價是會增加濾波器的建立時間，但這對高速ADC的固定頻率時鐘來說 通常不是問題。

　　到目前為止，我們已經(jīng)回顧了一些旨在最大程度地擴大軟件定義無線電的動態(tài)范圍的電路元件、計算和仿真工具，并重點關注ADC的性能和頻率規(guī)劃。由于篇幅限制，我們略去了增益和增益分布對失真的影響這一主題，但可在日后再對其進行介紹。