按照摩爾定律，FPGA電流特性的發(fā)展趨勢也是越來越復雜，FPGA的密度越來越高，外設/功能/IP模塊的數量越來越多——隨著每一技術節(jié)點的發(fā)展，同樣的硅片中，模塊數量加倍。雖然FPGA的供電電壓是恒定的，但是，這些電壓的工作電流卻不是，隨FPGA邏輯的實現方式而波動。

　　當內部邏輯門或者I/O單元在高電平和低電平之間轉換時，電流會有很大的波動。當FPGA轉換到高處理速率時，吸收的電流會增大，電壓隨之下降。一個良好的電源設計會防止電壓過度下降，不會超出電壓瞬變閾值。相似的，當FPGA轉換到低處理速率時，吸收的電流會下降，電壓會上升，電源設計會防止它超過閾值。簡言之，FPGA設計人員以怎樣的方式在FPGA上實現系統(tǒng)帶來了很多不確定性，會在很大程度上影響電源設計。

　　這類不確定性會特別影響FPGA系統(tǒng)，部分原因是，使用FPGA的一個關鍵特性是設計人員能夠建立大小任意的處理資源，以及任意數量的冗余處理資源，與軟件編程處理器相比，以更少的時間，更少的功耗解決他們的問題。因此，雖然軟件編程處理器有很多能夠同時工作的處理資源，而FPGA提供了機會來建立特殊的、優(yōu)化的定制處理資源，所以需要定制電源設計。

　　供電電源

　　在設計一開始時，理解并管理FPGA設計人員怎樣實現高處理狀態(tài)和低處理狀態(tài)之間的轉換會明顯影響電源設計人員優(yōu)化電源設計，滿足系統(tǒng)電源要求。這不是要求，FPGA中的每一電源軌也不是必須要有自己的供電電源，因為這會增加成本，過多的占用寶貴的電路板空間。相反，電源設計人員可以使用分布式電源網絡，體調節(jié)器對系統(tǒng)電壓進行降壓處理，將其分配給每一個負載點的調節(jié)器，然后，對每一電源軌供電。設計的每一個調節(jié)器能夠在輸入電壓和輸出負載電流變化時提供恒定的輸出電壓(在設計范圍內)。

　　有兩種基本類型的調節(jié)器：線性和開關調節(jié)器。線性調節(jié)器很容易實現，輸出比較干凈，輸出的噪聲和電壓波紋很小，使用成本也較低，需要的電路板空間比開關穩(wěn)壓器少。但是，其功率轉換效率比開關調節(jié)器低很多，特別是電壓差(輸出相對于輸入)變化時。例如，使用線性調節(jié)器從5V電源產生1V輸出，轉換效率為20%，比開關調節(jié)器85%的轉換效率差很多。

　　轉換效率是輸出功率與輸入功率之比，較低的效率意味著調節(jié)器占用了很大的功率，而不是FPGA;因此，線性調節(jié)器不如開關調節(jié)器那樣適合大電流工作的FPGA應用——高端FPGA系統(tǒng)中的某些快速I/O節(jié)點會達到80A.此外，浪費的功耗導致溫度上升，影響熱沉或者氣流散熱所需要的空間，難以維持系統(tǒng)元器件的性能不變。作為一般規(guī)則，一平方英寸銅電路板每消耗1W功耗，沒有氣流散熱時，溫度會上升10oC.

　　開關調節(jié)器功效要比線性調節(jié)器高很多，但是有噪聲代價，即，較大的電壓波紋——電源設計人員需要面對較低的容限閾值這一越來越復雜的難題。對電路板上的開關調節(jié)器組件進行合適的布局是降低電噪聲的關鍵，這也稍微增加了設計難度。

　　因此，在設計早期階段就知道功率預算對于電源設計人員布放電路板，需要多少電路板空間來高效的使用開關調節(jié)器非常重要，否則會勉強使用低效的線性調節(jié)器。

　　早期規(guī)劃

　　大部分FPGA功耗都與FPGA設計人員的實現選擇有關，這會影響系統(tǒng)的開關頻率、輸出負載、供電電壓、互聯數量、互聯開關百分比，以及邏輯和互聯模塊的結構。這些選擇反過來也會影響電源設計人員的選擇以及系統(tǒng)設計的綜合考慮，影響最終系統(tǒng)性能。

　　好在FPGA電源設計人員有各種工具和方法，在設計早期階段分析功耗。例如，大部分FPGA供應商提供早期功耗估算器和功耗分析器，幫助設計人員建立功耗預算。設計人員可以使用基于軟件的早期功耗估算器——基本上是表格的形式，在設計早期階段匯集邏輯容量和工作速率的數據和假設，以便估算系統(tǒng)會在哪里，用掉多少功率(參見圖2)。

　　圖2.這一基于軟件的早期功耗估算器所顯示的工作表在所規(guī)劃的FPGA使用情況基礎上，為每一電源軌建議了組件(圖像得到了Altera的授權)。