此外，Cortex-M0+內(nèi)核也可以通過(guò)減少到兩級(jí)流水線而降低功耗。在通常的流水線處理器中，下一條指令在CPU執(zhí)行當(dāng)前指令時(shí)被取出。如果程序產(chǎn)生分支，并且不能使用下一條取出的指令，那么被用于取指(分支影子緩沖器)的功耗就被浪費(fèi)了。在兩級(jí)流水線中，這個(gè)分支影子緩沖器縮小了，因此能耗得以節(jié)省(雖然僅有少量)，這也意味著在發(fā)生流水線刷新時(shí)，僅需要不到一個(gè)時(shí)鐘周期就能重新填充流水線(如圖5所示)。

　　5 利用GPIO端口節(jié)能

　　Cortex-M0+內(nèi)核提供節(jié)能特性的另一個(gè)地方是它的高速GPIO端口。在Cortex-M3和Cortex-M4內(nèi)核中，反轉(zhuǎn)一位或GPIO端口的過(guò)程是“讀-修改-寫(xiě)”一個(gè)32位寄存器。雖然Cortex-M0+也可以使用這個(gè)方法，但是它有一個(gè)專(zhuān)用的32位寬I/O端口，可以采用單時(shí)鐘周期訪問(wèn)GPIO，使得它能夠高效的反位/引腳反轉(zhuǎn)。注意：在Cortex-M0+上，這是一個(gè)可選的特性，并不是所有供應(yīng)商都具備了這個(gè)有用的GPIO特性。

　　6 CPU的休眠模式

　　減少CPU功耗的最有效方法之一是關(guān)閉CPU自身。在Cortex-M架構(gòu)中有多種不同的休眠模式，每一種都在功耗和再次執(zhí)行代碼的啟動(dòng)時(shí)間之間進(jìn)行了折中考慮(如圖6所示)。它也能夠讓CPU在完成中斷服務(wù)后自動(dòng)進(jìn)入某個(gè)休眠模式，而不需要執(zhí)行任何代碼去完成這個(gè)工作。這種方法可以為那些常見(jiàn)于超低功耗應(yīng)用中的任務(wù)節(jié)省CPU時(shí)鐘周期。

　　在深度睡眠模式下，也可以使用喚醒中斷控制器(WIC)來(lái)減輕NVIC負(fù)擔(dān)。在使用WIC時(shí)，為實(shí)現(xiàn)低功耗模式下外部中斷喚醒CPU，無(wú)需為NVIC提供時(shí)鐘。

　　7 自主型外設(shè)可減輕CPU負(fù)荷

　　自主型片上外設(shè)具有降低功耗的優(yōu)點(diǎn)。大多數(shù)MCU供應(yīng)商已經(jīng)在本身產(chǎn)品架構(gòu)中實(shí)現(xiàn)了外設(shè)之間的自主型交互，例如Silicon Labs的EFM32 MCU使用的外設(shè)反射系統(tǒng)(PRS)。自主型外設(shè)能夠?qū)崿F(xiàn)十分復(fù)雜的外設(shè)動(dòng)作鏈(觸發(fā)而不是資料傳輸)，同時(shí)保持CPU處于休眠狀態(tài)。例如使用EFM32 MCU上的PRS功能，應(yīng)用能夠被配置為在CPU休眠的低功耗模式下，當(dāng)片上比較器檢測(cè)電壓值超過(guò)了其預(yù)設(shè)的門(mén)限值，則觸發(fā)一個(gè)定時(shí)器去開(kāi)始減數(shù)。當(dāng)定時(shí)器到達(dá)0時(shí)，觸發(fā)DAC去開(kāi)始輸出 — 所有事件發(fā)生過(guò)程中CPU可以一直保持休眠狀態(tài)。

　　自動(dòng)進(jìn)行如此復(fù)雜的交互，這使得外設(shè)之間能夠完成大量工作而無(wú)需CPU參與。此外，帶有內(nèi)建智能的外設(shè)(例如傳感器接口或脈沖計(jì)數(shù)器)能夠通過(guò)預(yù)設(shè)的條件用于中斷喚醒CPU，例如在累積10個(gè)脈沖時(shí)中斷喚醒CPU。在這個(gè)例子中，當(dāng)CPU被特定中斷喚醒時(shí)，它明確知道需要做什么，而不需要檢查計(jì)數(shù)器或寄存器以判別發(fā)生了什么，因此可以節(jié)省相當(dāng)多的時(shí)鐘周期，更好的完成其他重要任務(wù)。

　　我們已經(jīng)介紹了多種易于實(shí)現(xiàn)的減輕Cortex-M設(shè)備上CPU功耗的方法。當(dāng)然，還有其他因素影響功耗，例如用于加工設(shè)備的處理工藝或者用于存儲(chǔ)應(yīng)用代碼的存儲(chǔ)器技術(shù)。工藝和存儲(chǔ)技術(shù)能夠顯著影響運(yùn)行時(shí)功耗和低功耗模式下的漏電，因此也應(yīng)當(dāng)納入嵌入式開(kāi)發(fā)人員的整體功耗設(shè)計(jì)考慮之中。