根據(jù)Dataquest的統(tǒng)計(jì)數(shù)據(jù)，PLD是半導(dǎo)體行業(yè)中增長(zhǎng)最快的細(xì)分市場(chǎng)，復(fù)合年度增長(zhǎng)率(CAGR)達(dá)19.5%。這一數(shù)字是ASIC市場(chǎng)預(yù)計(jì)9%復(fù)合年度增長(zhǎng)率的兩倍多。過(guò)去，可編程芯片在半導(dǎo)體行業(yè)中一直是很重要的外圍器件，由于其靈活性而被廣泛用于ASIC仿真、膠合邏輯，或者作為適應(yīng)標(biāo)準(zhǔn)變化的一種解決方案。今天，在與ASIC和ASSP的市場(chǎng)份額競(jìng)爭(zhēng)中，PLD取得了很大進(jìn)步。目前，該技術(shù)正逐漸成為主要設(shè)計(jì)技術(shù)，而且業(yè)界也在普遍向可編程芯片轉(zhuǎn)移。作為重要的ASIC替代解決方案,PLD現(xiàn)在已成為大勢(shì)所趨。
促進(jìn)這種發(fā)展的主要因素是FPGA技術(shù)的重大進(jìn)展。FPGA器件的邏輯密度、性能和功能,都因?yàn)镕PGA技術(shù)的發(fā)展而得到了極大的提高，同時(shí)器件成本也大大降低了。只要12美元,FPGA就可提供高達(dá)100萬(wàn)門的器件密度，因此FPGA被用作范圍廣泛的電子系統(tǒng)的核心器件，此類系統(tǒng)包括路由器、基站直到手機(jī)和等離子顯示器。
一直以來(lái),PLD都提供了許多ASIC無(wú)法提供的優(yōu)點(diǎn)，如設(shè)計(jì)靈活性、上市時(shí)間更短、以及在產(chǎn)品部署后仍然可以進(jìn)行修改的能力。成本也始終是一個(gè)重要因素。PLD供應(yīng)商還利用90nm工藝和300mm晶圓等先進(jìn)工藝技術(shù)來(lái)獲得每晶圓更多裸片產(chǎn)量，提高器件邏輯密度以及提供更高的性能，同時(shí)極大降低成本。這些因素都進(jìn)一步提高了PLD的水平并拓展了其應(yīng)用范圍。
此外，目前的經(jīng)濟(jì)環(huán)境也迫使越來(lái)越多的設(shè)計(jì)人員更為細(xì)致地考慮總體擁有成本。單位器件成本不再是惟一需要考慮的因素——更緊張的預(yù)算需要對(duì)成本進(jìn)行更全面的考察。隨著深亞微米ASIC工藝的掩膜組成本接近百萬(wàn)美元，設(shè)計(jì)人員被迫重新評(píng)估定制固定邏輯器件以及與其相伴的高昂NRE成本。企業(yè)變得更為精明——將NRE成本分?jǐn)偟疆a(chǎn)品生命期內(nèi)，非常明顯的事實(shí)是ASIC成本要遠(yuǎn)遠(yuǎn)高于簡(jiǎn)單的單位器件價(jià)格。由于PLD沒(méi)有相應(yīng)的掩膜或NRE成本，因此設(shè)計(jì)人員選擇FPGA可以獲得成本優(yōu)勢(shì)。
同時(shí)，ASSP市場(chǎng)的發(fā)展，也為FPGA參與競(jìng)爭(zhēng)帶來(lái)了新的機(jī)會(huì)。ASSP市場(chǎng)的競(jìng)爭(zhēng)非常激烈，不能及時(shí)滿足最終客戶的需要，將意味著失去市場(chǎng)機(jī)會(huì)并喪失市場(chǎng)領(lǐng)導(dǎo)地位。開(kāi)發(fā)窗口迅速縮小，特別是在傳統(tǒng)ASSP通過(guò)最先推出而獲得額外價(jià)值的新興市場(chǎng)方面。但ASSP本身無(wú)法提供內(nèi)在的產(chǎn)品定制和差異化能力。低成本PLD提供的靈活性提供了滿足ASSP市場(chǎng)需求的巨大潛力。
在選擇理想的邏輯器件時(shí)，設(shè)計(jì)人員需要考慮四個(gè)關(guān)鍵的決定因素：速度、密度、功能和價(jià)格。對(duì)于任何邏輯器件供應(yīng)商來(lái)說(shuō)，挑戰(zhàn)就在于如何提供能夠滿足這些因素的理想解決方案。最近的技術(shù)發(fā)展，逐漸消除了ASIC和PLD在與性能相關(guān)的前三個(gè)決定因素方面的差距。
此外，摩爾定律以及封裝技術(shù)方面的進(jìn)步，也不斷推動(dòng)PLD在器件邏輯容量和性能方面達(dá)到新的高度。例如，賽靈思公司希望通過(guò)推出針對(duì)特定應(yīng)用領(lǐng)域的平臺(tái)FPGA器件來(lái)進(jìn)一步進(jìn)入總價(jià)值達(dá)230億美元的ASIC和ASSP市場(chǎng)(見(jiàn)圖1)。預(yù)計(jì)于2004年推出的此類針對(duì)特定應(yīng)用領(lǐng)域的FPGA器件，旨在通過(guò)適當(dāng)組合特定應(yīng)用領(lǐng)域所需要的功能，如通用邏輯、嵌入式處理和計(jì)算以及高速串行連接功能，來(lái)提供更為經(jīng)濟(jì)的解決方案。
PLD還比ASIC技術(shù)擁有另一項(xiàng)關(guān)鍵優(yōu)點(diǎn)：即使在產(chǎn)品現(xiàn)場(chǎng)部署后，仍可對(duì)采用PLD器件設(shè)計(jì)的產(chǎn)品進(jìn)行遠(yuǎn)程重配置。據(jù)估計(jì)，50%的PLD應(yīng)用都利用了這一“即時(shí)”重配置能力。對(duì)于無(wú)線基站這樣的應(yīng)用來(lái)說(shuō)，這一功能特別有用?？梢韵胂?，只需要簡(jiǎn)單地將編程文件發(fā)送到聯(lián)網(wǎng)的設(shè)備中，就可以使其符合不斷變化的通信標(biāo)準(zhǔn)。這一點(diǎn)可能是固定邏輯ASIC很難做到的?！?BR>