引言
　　低功耗是嵌入式處理器的一個重要特性，它對終端設備的成本及體積大小具有顯著影響。在整個系統(tǒng)設計中，盡管處理器并不是功耗最多的部件，但是為了減少系統(tǒng)整體功耗，對處理器功耗的管理是很有必要的。
　　長久以來，嵌入式系統(tǒng)的低功耗特性主要通過廣泛應用空閑和睡眠模式實現(xiàn)?，F(xiàn)在，嵌入式系統(tǒng)需要處理更加精密復雜的工作，而且還要維持較高的性能水平。在新型應用中，例如視頻和音頻的回放功能同樣需要相當長的運行時間，這樣，運行時間與空閑時間的比例顯著加大。而傳統(tǒng)的電源管理技術只是在空閑時間內(nèi)減低功耗十分有效，在運行時間內(nèi)卻無能為力。
　　此外，在效率方面，電源管理芯片廠商主要致力于電量傳送方面的管理。嵌入式處理器供應商規(guī)范了輸入/輸出電量需求，電源半導體廠商競相開發(fā)可以高效率傳送電量的電源芯片。現(xiàn)在電源管理芯片的效率已經(jīng)很高了，例如開關調(diào)節(jié)器運行效率已經(jīng)可以達到95%。但是在現(xiàn)今市場中，電源芯片廠商必須一方面繼續(xù)提高電源芯片效率，另一方面還要使芯片價格具有競爭優(yōu)勢。展望當今移動電話市場趨勢，可以證實傳統(tǒng)技術已不適合進一步提高該產(chǎn)業(yè)高速發(fā)展的效率。
　　在使用壽命方面，盡管現(xiàn)在電池技術有了很大的發(fā)展，使得電池的壽命延長，體積減小，但是新一代產(chǎn)品要求電源功率迅速增加，電池技術的發(fā)展并不能跟上新一代產(chǎn)品設計需求的步伐。這樣，在新產(chǎn)品設計中，傳統(tǒng)的電源管理技術也無法滿足終端用戶對電池壽命的要求。
　　工藝技術的發(fā)展為芯片電源功耗的減少起到一定的作用。如今，CMOS工藝晶體管的靜態(tài)功耗已微不足道。但是為了獲得高速度和高集成度特性，芯片的工藝尺寸就要成幾何級數(shù)減小，這樣會使芯片的靜態(tài)(漏)功耗有所增加。例如，采用0.13mm工藝時，芯片的靜態(tài)功耗大約占總功率的15~20％。當工藝技術提高到100nm以下時，靜態(tài)功耗將成指數(shù)倍數(shù)增加，并將成為處理器芯片功耗的主要部分。
　　根據(jù)工作負載的不同，處理器運行在不同的性能水平上是協(xié)調(diào)高性能與低功耗的一個有效方法。例如，MPEG播放器的性能要比MP3播放器高出一個等級，那么處理器可以用較低的工作頻率運行MP3播放器，同時又可以保證MP3高品質(zhì)精確回放的性能。在時鐘頻率較低時，如果處理器的工作電壓也隨之降低，系統(tǒng)的功耗就會減小，從而節(jié)省了電源能量。
　　動態(tài)電壓比例(DVS)表明，CMOS工藝處理器的最大工作頻率正比于供電電壓。基于對ARM926EJ-S處理器內(nèi)核(0.18mm工藝)的測試，可得出其頻率與電壓的關系，如圖1所示。從圖中可以看出在90MHz處，曲線有轉(zhuǎn)折，在此之前電壓基本保持不變。
　　對于一個CMOS電路，有下面近似功率方程：
　　P = CVDD2fc+VDDIQ
其中：P：在供電電壓VDD下的功耗
CVDD2fC：動態(tài)功耗(C為電容值，fC為頻率值)，VDDIQ：靜態(tài)功耗(IQ為漏電流)
　　很顯然，對于一個確定的負載(頻率)，芯片的動態(tài)功耗正比于供電電壓的平方值。
　　在降低處理器的時鐘頻率時，如果供電電壓也能隨之降低，就可以使電源功耗成平方關系減小，從而增加系統(tǒng)的運行時間。因為在每個充電周期內(nèi)，電池儲存的電量是有限的，所以這種電量保存技術是延長電池使用周期行之有效的方法。圖2表明，當頻率與電壓從最大值回溯時，功耗相應降低。由于工作電壓降低到門限閥值電壓以下，芯片就不能工作。因此當電壓降到門限值時，無法通過降低工作頻率來減小功耗?？梢姡l率的調(diào)節(jié)是有范圍的，只有在這個范圍內(nèi)時，電壓的調(diào)節(jié)才能夠影響電源的功耗(本例大約在90~170MHz)。
　　壓頻協(xié)調(diào)控制
　　圖3為采用動態(tài)電壓比例控制技術(DVS)和傳統(tǒng)節(jié)能技術兩種方案時，系統(tǒng)的總功耗比較圖。顯而易見，動態(tài)電壓控制技術的應用明顯降低了系統(tǒng)功耗。
　　處理器執(zhí)行任務往往運行太快，實際上并不需要這么高的性能水平。例如，如果需要在1s間隔內(nèi)播放完30幀的視頻數(shù)據(jù)，那么軟件在0.5s內(nèi)完成30幀數(shù)據(jù)解碼就毫無必要，在1s時限之前完成任務就是無效地消耗能量，增加了功耗。
　　智能軟件的重要特點是在降低處理器的性能指標的同時，還要能夠滿足軟件的最低時限要求。因此，該軟件必須包括“性能－設定”算法，以確定最優(yōu)運行工作點，并采用如DVS技術來實現(xiàn)。
　　高級電壓控制的必要性
　　現(xiàn)有的DVS系統(tǒng)采用開環(huán)控制技術。此時，CPU在特定的時鐘頻率和電壓下工作，考慮到溫度、電源供給、裝配等變化因素，因此必須留出一定的安全裕度。
　　嵌入式處理器要求在溫度大范圍變化和硅工藝變化時也能夠可靠工作。但是，處理器可靠運行的安全裕度的增加是以電源效率為代價的。當供電電壓為1.2V或者更低，安全裕度需要大大增加，以使它在溫度變化和硅晶片工藝變化時還能可靠運行。CMOS工藝芯片隨著溫度的升高，工作速度變慢，即使在室溫的工作條件下，供電電壓的安全裕度也必須考慮溫度變化的影響。工藝變化包括沖模、晶片、晶塊及鑄造等變化，為了保證產(chǎn)品的高產(chǎn)出，工作保護頻帶要很寬，這對總功耗具有顯著的影響。
　　如何構(gòu)建能夠在各種條件下滿足系統(tǒng)性能要求的電壓/頻率工作表已有許多描述。首先建立壓/頻工作表，然后把壓/頻工作表固化至芯片內(nèi)。在實際操作中，基于SoC的傳統(tǒng)軟件驅(qū)動程序完成自身硬件接口的配置，并設定期望的電壓值。在時鐘頻率變化之前，軟件必須通過定時器或者其他方法確保電壓穩(wěn)定。
　　自適應電壓調(diào)節(jié)(AVS)是一種閉環(huán)控制技術，它對DVS方案進行了明顯的改進。AVS技術通過對工藝和溫度的變化進行內(nèi)在補償來簡化電壓調(diào)節(jié)，減少了對電壓/頻率表的依賴。這種技術的實現(xiàn)需要使用硬件性能監(jiān)視器，它集成在嵌入式處理器上，接收來自性能設定算法不斷變化的性能指標給定。這些監(jiān)視器能夠正確地監(jiān)控工藝和溫度變化，并通過標準接口將信息傳遞給外部能量管理單元(EMU)。
　　ARM-美國國家半導體的能量管理方案
　　ARM公司的智能能量管理(IEM)方案的核心是智能能量管理軟件。在運行應用軟件時，IEM軟件連接到應用軟件底層的操作系統(tǒng)上，并使用來自操作系統(tǒng)內(nèi)部結(jié)構(gòu)的主要參數(shù)。IEM軟件用大量成熟算法評估不同類型軟件的運行狀況，并對其性能水平進行預測。然后使用評估堆棧，綜合分析各個軟件性能預測結(jié)果，確定全局性能預測值。
　　堆棧的操作如圖4所示。每個評估算法提供一個軟件性能預測值作為性能指標(Perf.)。綜合考慮各個預測值得出每個預測值當前加權系數(shù)：如果權數(shù)低就忽略(IGNORE)預測值，權數(shù)高就可以設定(SET)預測值。在堆棧中權數(shù)最大用SET_IFGT表示，這樣，對于系統(tǒng)內(nèi)的特定軟件事件，可以從棧底至棧頂逐次評估出各項預測，從而推導出全局性能預測。
　　IEM軟件工作的硬件平臺稱為智能能量控制器(IEC)。它是APB的外圍器件，易于集成在基于AMBA規(guī)范的SoC設計中。通過使用精確的計數(shù)器和定時器，IEC可以測量出系統(tǒng)當前的工作性能水平并將其反饋至IEM軟件，以確保在降低處理器性能水平時，不超出軟件的工作時限。同時它也能夠卸載許多相關設備，從而減少處理器IEM的軟件負荷。
　　IEC部件也是硬件性能調(diào)節(jié)的核心部件。從軟件角度而言，當工作負載變化，新的性能指標輸入到IEC，此時性能預測值將被修正，這個性能指標是IEC從軟件里得到的。在工作負載變化的情況下，ARM公司的IEM軟件利用性能水平設置算法能夠使系統(tǒng)功耗最低。美國國家半導體公司的PowerWise技術則是在環(huán)境狀況和工藝發(fā)生變化時，通過調(diào)整運行參數(shù)確保處理器不會在最差情況下工作。
　　美國國家半導體公司用于自適應控制或動態(tài)電壓調(diào)節(jié)的PowerWise技術核心—自適應電量控制器(APC)包含硬件性能監(jiān)控器，能夠準確地監(jiān)控處理器功耗，并且可以追蹤溫度和設備工藝變化。APC還能夠通過被稱作PWI的兩線雙向總線與片外的EMU通信。
　　圖5是綜合采用ARM公司的IEM和IEC組件與美國國家半導體的APC和EMU組件完成的終端解決方案。由IEM軟件預測的全局性能指標通過IEC硬件層傳送到APC，APC在當前運行狀況下自動地調(diào)節(jié)供電電壓，以滿足特定的性能需求。
　　在設計階段，IEC可配制成時鐘管理單元和APC部件之間的接口。其中，時鐘管理單元負責給處理器傳送所需的時鐘頻率，APC負責管理片外的EMU，使其能夠為處理器內(nèi)核傳遞所需要的最低電壓。在此電壓下，即使工藝和溫度在最差條件下，處理器也能夠滿足性能要求。IEC部件協(xié)調(diào)管理時鐘頻率和電壓的變化，以保證長時間有效的協(xié)調(diào)工作和不同性能指標的平穩(wěn)過渡。平穩(wěn)過渡過程還要在時鐘發(fā)生單元和外部EMU的限制下盡快完成。
　　能量節(jié)約最大化
　　ARM IEM能夠使嵌入式處理器功耗降低75%。PowerWise技術可以減少芯片的安全裕度，而且在室溫條件下與開環(huán)電壓控制方案相比，AVS技術節(jié)省了約45%的能量。建模和芯片測試都表明，在手機和PDA產(chǎn)品中，結(jié)合使用IEM 和 PowerWise技術可以減少功耗30％，這為制造商延長電池使用壽命，減少產(chǎn)品體積以及降低成本帶來了好處。
　　未來趨勢
   90nm和70nm工藝技術的應用為電源管理技術提供了新的機遇。隨著動態(tài)和靜態(tài)功耗部件的漏電流快速增加，先進的性能調(diào)節(jié)技術變得更加有意義。比如有許多方案采用了動態(tài)調(diào)節(jié)和自適應調(diào)節(jié)技術。由于硬件的獨立特性，IEM、IEC以及APC都可在電源管理技術中得到應用。由于IEM和PowerWise技術的應用，他們在一個SoC內(nèi)控制其他設備的作用是可想而知的。例如他們可以監(jiān)控存儲控制器和圖形加速器，使其達到相當?shù)男阅芩?，并且也能夠控制功耗，使得系統(tǒng)能量可以大大節(jié)省。ARM公司和美國國家半導體公司正致力于IEM和PowerWise技術進一步完善的工作?！?(趙棟利譯自IQ)