隨著電子技術(shù)的不斷發(fā)展，在通訊、控制工程中應(yīng)運(yùn)而生的各種硬件平臺(tái)在功率電子領(lǐng)域中顯示出了獨(dú)有的特色，例如：MCU，DSP和復(fù)雜可編程邏輯器(Complex Programmable Logic Device。簡(jiǎn)稱CPLD)等集成度很高的數(shù)字芯片就是以其精度高，溫度漂移小，升級(jí)換代簡(jiǎn)便，長(zhǎng)期工作不老化等特點(diǎn)，而廣泛用于功率變換器中，且大有取代傳統(tǒng)模擬控制芯片的勢(shì)頭。CPLD的多個(gè)通道可以并行工作的這一特點(diǎn)，使得控制三相功率因數(shù)校正(PFC)矩陣變換器的6只雙向開(kāi)關(guān)同步、協(xié)調(diào)地工作。在此，介紹的XC95108型CPLD用于矩陣變換器，可以實(shí)現(xiàn)驅(qū)動(dòng)脈沖分配、換相及橋臂死區(qū)的生成等功能。

2 三相PFC矩陣變換器電路拓?fù)浼肮ぷ髟?BR>

圖1示出三相PFC矩陣變換器電路拓?fù)?。該矩陣變換器的開(kāi)關(guān)是由兩個(gè)背靠背的IGBT組成的。這樣組成的開(kāi)關(guān)可對(duì)正負(fù)兩個(gè)方向的電壓和正反兩個(gè)方向的電流進(jìn)行導(dǎo)通和截止，因此該開(kāi)關(guān)具有四象限功能[1]。每個(gè)H橋的對(duì)角線上兩個(gè)雙向開(kāi)關(guān)互補(bǔ)通斷，就可將等伏秒面積的雙極性電壓脈沖通過(guò)高頻變壓器傳遞給次級(jí)輸出。每一開(kāi)關(guān)的導(dǎo)通寬度均由模擬調(diào)壓板通過(guò)對(duì) 交流電壓前饋uphase、輸出電壓反饋uout及初級(jí)電流取樣值ipri作為輸入，再由模擬調(diào)壓板中的PFC專用芯片UC3854BN運(yùn)算得到。CPLD板綜合DSP板，模擬調(diào)壓板的輸入，發(fā)出6路脈寬調(diào)制波驅(qū)動(dòng)6只雙向開(kāi)關(guān)VQ1～VQ6。圖2示出控制系統(tǒng)框圖。

3 CPLD形成脈沖分配

3．1 CPLD介紹
XC95108型CPLD具有2500個(gè)邏輯門，108個(gè)I／O口，5V供電電壓[2]，抗干擾能力優(yōu)于3．3V芯片，最大通過(guò)頻率為125MHz。Project Navigator可編程邏輯開(kāi)發(fā)軟件提供了一種獨(dú)立于硬件結(jié)構(gòu)的設(shè)計(jì)環(huán)境，它使應(yīng)用Xilinx型CPLD的設(shè)計(jì)者能夠高效地進(jìn)行設(shè)計(jì)、仿真和器件編程。設(shè)計(jì)輸入的方式有原理圖方式、VHDL語(yǔ)言編程、Verilog語(yǔ)言編程等。Verilog和C語(yǔ)言很相似，可在無(wú)需了解太多硬件描述語(yǔ)言的情況下快速上手。進(jìn)入數(shù)字邏輯時(shí)序設(shè)計(jì)階段，該系統(tǒng)就是采用這一軟件工具作為輸入方式的。

3．2 死區(qū)的生成

如圖1所示，VQ2，VQ4，VQ6或VQ1，VQ3，VO5的任意兩個(gè)開(kāi)關(guān)同時(shí)開(kāi)通都會(huì)造成輸入短路，有必要在硬件中加入死區(qū)。圖3示出CPLD發(fā)出的3路驅(qū)動(dòng)電壓脈沖信號(hào)ugVQ1，ugVQ2，ugVQ6的實(shí)驗(yàn)波形。可見(jiàn)，驅(qū)動(dòng)VQ4，VQ6兩只需要切換的開(kāi)關(guān)脈沖死區(qū)時(shí)間為1μs，時(shí)基由10MHz的晶振送入移位寄存器得到。此外。任意一只開(kāi)關(guān)的驅(qū)動(dòng)信號(hào)的防直通處理均依照下式產(chǎn)生,

圖3 CPLD發(fā)出的三路驅(qū)動(dòng)波形

3．3 6路驅(qū)動(dòng)脈沖的生成

R，W，B三相交流電壓瞬時(shí)值滿足：

Umsinωt+Umsin(ωt+120