色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 電源與新能源 > 新品快遞 > Actel創(chuàng)新的SmartDesign功能提升Libero集成設(shè)計(jì)環(huán)境效能

          Actel創(chuàng)新的SmartDesign功能提升Libero集成設(shè)計(jì)環(huán)境效能

          ——
          作者: 時(shí)間:2007-06-21 來源:電子產(chǎn)品世界 收藏

            Actel公司為履行其提供和支持高功效解決方案的承諾,全面提升了其Libero™集成設(shè)計(jì)環(huán)境 (IDE) 的效能,進(jìn)一步簡(jiǎn)化采用其現(xiàn)場(chǎng)可編程門陣列 (FPGA) 產(chǎn)品進(jìn)行系統(tǒng)級(jí)設(shè)計(jì)的過程。Actel的Libero IDE v8.0現(xiàn)備有名為SmartDesign的全新設(shè)計(jì)輸入項(xiàng)目功能,可讓用戶在更高的抽象層面完成設(shè)計(jì),大大縮短FPGA的設(shè)計(jì)和開發(fā)時(shí)間,從而加快客戶產(chǎn)品的面市。升級(jí)的工具套件支持Actel所有FPGA產(chǎn)品,包括以 Flash 為基礎(chǔ)的低功耗ProASIC3和靜態(tài)功耗僅為5µW的IGLOO™ FPGA,以及混合信號(hào)電源管理FPGA,即單芯片F(xiàn)usion™ PSC (可編程系統(tǒng)芯片)。

            SmartDesign 是Libero IDE v8.0的一個(gè)關(guān)鍵功能,可讓用戶以圖形化方式創(chuàng)建,然后自動(dòng)抽象出各種基于構(gòu)件的系統(tǒng)設(shè)計(jì)并轉(zhuǎn)換成已完成綜合 (synthesis-ready) 的VHDL或Verilog部件。這種以圖形化方式實(shí)現(xiàn)的構(gòu)件設(shè)計(jì)輸入項(xiàng)目功能支持Actel豐富的DirectCore 和SmartGen IP核庫中的各種預(yù)制構(gòu)件,同時(shí)也支持采用HDL或 Synplify® DSP生成的用戶定制構(gòu)件,以及用Actel的CoreConsole工具生成的處理器子系統(tǒng)。

            Actel產(chǎn)品市場(chǎng)拓展副總裁Rich Brossart稱:“Libero以其精確且易于使用的SmartPower功耗分析工具取勝,能協(xié)助設(shè)計(jì)人員應(yīng)對(duì)越來越嚴(yán)格的功耗要求。Libero IDE v8.0工具套件的增強(qiáng)功能代表了我們簡(jiǎn)化設(shè)計(jì)和支持高功效應(yīng)用的最新創(chuàng)新成果。無論用戶正在設(shè)計(jì)ARM處理器、基于Fusion技術(shù)的子系統(tǒng)還是使用我們的低功耗IGLOO 器件來設(shè)計(jì)便攜式應(yīng)用,配有SmartDesign的Libero IDE v8.0均可加快其設(shè)計(jì)過程,為用戶提供能‘正確構(gòu)建’的保證?!?/P>

          基于SmartDesign構(gòu)件的系統(tǒng)級(jí)設(shè)計(jì)環(huán)境

            創(chuàng)新的SmartDesign具有輸入源文件部件的功能,比如將SmartGen和 CoreConsole配置的IP核和處理器核、HDL模塊、Actel提供的宏單元,以及Libero生成的構(gòu)件能以圖形化方式組合在一起,并以模塊化視圖顯示在構(gòu)件視圖中的白板“畫布” (canvas) 上。SmartDesign提供名為“catalog”的列表功能,能夠列出廣泛的IP核、宏、HDL模板,以及總線接口;讓用戶選擇所需的元素,然后拖放到“畫布”中。因此,SmartDesign利用現(xiàn)有設(shè)計(jì)的可重用性,為將來采用System Verilog語言、DSP、混合軟件/硬件模塊來實(shí)現(xiàn)的模塊化設(shè)計(jì)鋪路。

            除了采用SmartDesign設(shè)計(jì)外,還可通過“SmartGuide”功能為用戶建議與設(shè)計(jì)相配的兼容總線和IP核,這項(xiàng)功能也可用作設(shè)計(jì)規(guī)則檢查,確保構(gòu)建的連接正確。當(dāng)設(shè)計(jì)完成后,將生成出已進(jìn)行綜合的HDL源代碼文件。由于許多連接都由 SmartDesign中的SmartConnect 功能自動(dòng)完成,因此Libero IDE v8.0能夠?yàn)樵O(shè)計(jì)人員節(jié)省時(shí)間和減少錯(cuò)誤。

          新功能簡(jiǎn)化Fusion電源管理設(shè)計(jì)

            Libero IDE v8.0加入了升級(jí)的FlashPro 6.0軟件,為Actel屢獲殊榮的混合信號(hào)FPGA系列產(chǎn)品Fusion帶來額外的支持。配合使用FlashPro 編程器,新版的IDE 軟件能夠進(jìn)一步簡(jiǎn)化Actel的 IGLOO/e、ProASIC3和 Actel Fusion器件的編程。FlashPro中名為FlashPoint的新增功能允許用戶獨(dú)立于Libero 或Designer來修改和編輯FlashROM的安全設(shè)置,從而增強(qiáng)設(shè)計(jì)修改的靈活性。這樣,用戶就不必通過綜合重新運(yùn)行設(shè)計(jì),也省去了布局布線和程序文件生成的工序,大大地縮短了總體的設(shè)計(jì)時(shí)間。

            對(duì)于Fusion產(chǎn)品,F(xiàn)lashPro的FlashPoint功能可進(jìn)一步支持用戶對(duì)Fusion內(nèi)嵌 Flash 存儲(chǔ)器的獨(dú)立編程。用戶可高效地重新編程存儲(chǔ)在內(nèi)嵌 Flash 存儲(chǔ)器的電源管理的模擬參數(shù)和系統(tǒng)代碼。

          供貨

            Actel Libero IDE 8.0 Platinum (白金) 版本可運(yùn)行于Windows和Linux平臺(tái)上;受限制功能的 Gold (黃金) 版本則供用戶免費(fèi)在Windows平臺(tái)上使用。所有版本均提供一年期可更新的使用許可證。要了解有關(guān)產(chǎn)品的價(jià)格詳情,請(qǐng)與Actel聯(lián)系。



          關(guān)鍵詞:

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉