摘要：本文介紹了數(shù)字電視傳輸流的采集和利用TCP/ IP 協(xié)議實現(xiàn)在以太網(wǎng)中傳輸數(shù)字電視傳輸流的系統(tǒng)設(shè)計。給出了基于DSP/BIOS和NDK的嵌入式網(wǎng)絡(luò)操作系統(tǒng)的硬件和軟件設(shè)計方案，在TMS320DM643的系統(tǒng)中實現(xiàn)了網(wǎng)絡(luò)通信模型，并成功地實現(xiàn)了數(shù)字電視傳輸流的網(wǎng)絡(luò)傳輸。

關(guān)鍵詞：數(shù)字電視傳輸流；TMS320DM643；DSP/BIOS；NDK

TCP/IP是因特網(wǎng)上傳輸數(shù)據(jù)所必需的協(xié)議, 這種網(wǎng)絡(luò)通信模式在PC之間的實現(xiàn)已經(jīng)完善, 但是體積、價格等因素限制了其應(yīng)用的范圍。因此, 基于TCP/IP 協(xié)議與以太網(wǎng)的嵌入式系統(tǒng)網(wǎng)絡(luò)通信設(shè)計成為目前一個熱門的話題。本系統(tǒng)實現(xiàn)了在以TI公司的TMS320DM643為核心的嵌入式系統(tǒng)中，對數(shù)字電視傳輸流(TS)信號進(jìn)行采集并在以太網(wǎng)中傳輸。利用本系統(tǒng)可輕松地實現(xiàn)在局域網(wǎng)中對數(shù)字電視傳輸流信號的傳輸、調(diào)度。數(shù)字電視傳輸流信號源是針對歐洲數(shù)字有線廣播系統(tǒng)標(biāo)準(zhǔn)(DVB-C)的數(shù)字有線電視信號。網(wǎng)絡(luò)接入硬件在以TMS320DM643為核心的嵌入式系統(tǒng)中實現(xiàn)，網(wǎng)絡(luò)接入軟件采用了TI公司針對C6000系列DSP推出的TCP/IP NDK(Network Developer’s Kit)網(wǎng)絡(luò)開發(fā)包來實現(xiàn)。

系統(tǒng)電路設(shè)計

電路主要由5部分組成。數(shù)字電視傳輸流網(wǎng)絡(luò)采集系統(tǒng)框圖如圖1所示。

圖1 數(shù)字電視傳輸流網(wǎng)絡(luò)采集系統(tǒng)框圖

其主要功能是通過傳輸流接口模塊采集數(shù)字電視信號進(jìn)入PLD(Cyclone EP1C6Q240C8)芯片，進(jìn)行必要的處理后，將信號發(fā)送到DSP(TMS320DM643)芯片存儲起來，并進(jìn)行算法處理。通過TMS320DM643對BCM5221進(jìn)行必要的配置，將存儲在TMS320DM643內(nèi)的數(shù)據(jù)通過BCM5221傳送到局域網(wǎng)中,并通過計算機(jī)接收數(shù)據(jù)。

傳輸流接口模塊

傳輸流接口模塊由CY7B933輸入接口芯片及其電器接口電路組成。CY7B933輸入接口電路是點(diǎn)對點(diǎn)的傳輸模塊，可以通過光纖、同軸電纜和雙絞線進(jìn)行高速的串行數(shù)據(jù)傳輸。輸入接口符合DVB-ASI的接口標(biāo)準(zhǔn)。輸入接口接收到串行位流后，通過內(nèi)部PLL時鐘同步恢復(fù)數(shù)據(jù)的時鐘信息，并對位流進(jìn)行串并轉(zhuǎn)換、解碼和傳輸檢錯等操作。這種輸入接口能靈活地把高速點(diǎn)對點(diǎn)串行數(shù)據(jù)轉(zhuǎn)變成并行數(shù)據(jù)，而且應(yīng)用領(lǐng)域廣泛，包括各種服務(wù)器、存儲器和視頻傳輸?shù)膽?yīng)用。

PLD控制模塊

在項目中，此部分硬件選用的是Altera公司的EP1C6Q240C8芯片。

此模塊的主要功能是實現(xiàn)與CY7B933接收芯片的接口，把數(shù)據(jù)從CY7B933接收進(jìn)來，并緩存數(shù)據(jù)。這部分功能均由VHDL語言編寫的功能模塊實現(xiàn)。主要有兩個功能模塊：RECEIVE與FIFO。RECEIVE模塊主要負(fù)責(zé)從CY7B933接收數(shù)據(jù)字段；FIFO模塊主要負(fù)責(zé)緩存數(shù)據(jù)。

RECEIVE模塊

RECEIVE模塊的功能是實現(xiàn)與CY7B933接收芯片的接口，把數(shù)據(jù)從CY7B933接收進(jìn)來。其工作方式是以一個傳輸流包為邊界接收數(shù)據(jù)的。

首先，RECEIVE模塊會檢測傳輸流包的邊界，通過查找包頭字節(jié)(固定為0x47)間的字節(jié)數(shù)來確定。因為包中數(shù)據(jù)也可能含有0x47，所以要犧牲3個包的數(shù)據(jù)來檢查3次。當(dāng)發(fā)現(xiàn)0x47這個字節(jié)的時候，就會觸發(fā)一個內(nèi)部的計數(shù)器開始計數(shù)。當(dāng)計數(shù)到188后，如果下一個字節(jié)又是0x47，說明傳輸流包屬于188個字節(jié)的包，那么計數(shù)器被清零；如果下一個字節(jié)又是0x47，說明傳輸流包屬于188個字節(jié)的包，那么計數(shù)器被清零，否則計數(shù)器清零并重新開始檢測邊界。

當(dāng)檢測到邊界以后，RECEIVE模塊開始接收數(shù)據(jù)包。計數(shù)器會從零開始計數(shù)，在接收數(shù)據(jù)的過程中使能wrreq輸出有效信號,同時把數(shù)據(jù)輸出到下一級。當(dāng)計數(shù)到188時，表示一個數(shù)據(jù)包接收完成。當(dāng)一個包的數(shù)據(jù)接收完之后，計數(shù)器清零，并置ts188，保持高電平一個時鐘周期。下一個周期檢測數(shù)據(jù)是否為0x47，如果是，說明是下一個數(shù)據(jù)包的邊界；否則，說明出現(xiàn)了錯誤，并重新回到上一段所說的檢測數(shù)據(jù)包邊界的狀態(tài)。

此外，PLD模塊內(nèi)會有一個專用計數(shù)器記錄空包數(shù)，當(dāng)接收到數(shù)據(jù)包后，會首先檢測此數(shù)據(jù)包是否為空包，如果是空包，PLD模塊會把這個空包刪除，并在計數(shù)器中加1。如果接收的不是空包，就會把計數(shù)器的值加到這個數(shù)據(jù)包的私有字段中，并緩存到FIFO。然后計數(shù)器自動清零。這樣處理數(shù)據(jù)包的目的是為了減少網(wǎng)絡(luò)傳輸?shù)臄?shù)據(jù)流量，從而可以傳輸更多的傳輸流數(shù)據(jù)。把計數(shù)器的值加入私有字段是為了在計算機(jī)接收到數(shù)據(jù)后，可以把原來的空包恢復(fù)出來，從而保證原傳輸流數(shù)據(jù)的完整性。

FIFO模塊

FIFO模塊的功能是從RECEIVE模塊接收數(shù)據(jù)，并緩存起來。當(dāng)RECEIVE模塊接收完一個完整的傳輸流數(shù)據(jù)包之后，會發(fā)送ts188或ts204的中斷信號給DSP，DSP就會啟動EDMA功能從FIFO模塊接收數(shù)據(jù)。DSP與FIFO模塊采用異步連接的方式，具體的接收操作在DSP部分說明中再加以描述。

DSP算法處理模塊

此模塊主要由以TMS320DM643為核心的嵌入式系統(tǒng)組成。主要實現(xiàn)從PLD模塊接收傳輸流數(shù)據(jù)包，把數(shù)據(jù)包打包成TCP/IP格式，并實現(xiàn)對網(wǎng)絡(luò)接口(BCM5221)控制模塊的初始化，然后把數(shù)據(jù)包傳送到網(wǎng)絡(luò)模塊。

為了實現(xiàn)上述功能，必須建立起一套以TMS320DM643為核心的基本系統(tǒng)。

系統(tǒng)的具體配置

時鐘配置：EMIF內(nèi)核時鐘ECLKIN是133MHz。此外，系統(tǒng)的外設(shè)總線、EDMA傳輸和L2存儲器的工作時鐘為CPU內(nèi)核時鐘的1/2，即300MHz；片上定時器的工作時鐘為CPU內(nèi)核時鐘的1/8，即75MHz。

中斷配置：TMS320DM643除了RESET和NMI引腳提供外部不可屏蔽中斷請求輸入以外，還有兩個外部中斷引腳GP0[5]/EXT_INT5、GP0[7]/EXT_INT7，以提供可屏蔽的外部中斷請求輸入。系統(tǒng)中，EXT_INT5外部中斷用作PLD模塊的請求接收數(shù)據(jù)信號，每當(dāng)PLD模塊接收完一個傳輸流包，就會發(fā)送一個外部中斷信號給DSP，通知DSP接收數(shù)據(jù)。此外，EDMA中斷用于接收完一個包的數(shù)據(jù)后做后續(xù)處理。

系統(tǒng)對EMIF的使用情況：

系統(tǒng)在CE0空間擴(kuò)展了4M