真空管從計算機中已消失了數(shù)十年, 但如今真空卻做出令人吃驚的反擊。IBM 推出一新半導體制造技術(shù)， 該技術(shù)通過“空氣隙”(Air-Gap，實際是微小的真空洞)來替換集成電路中銅線附近的常規(guī)絕緣材料。初步結(jié)果顯示其效果甚至比最新的固體低電介質(zhì)常數(shù)材料還要好。

　　IBM 在今年5月3 日宣布了其Air-Gap 技術(shù)，常令人困惑的主流媒體的報道甚至是商業(yè)新聞接踵而至。一些記者抓住IBM提到了該技術(shù)采用了“自組裝納米技術(shù)”這一點，聲明這些芯片實際是自我制造。實際上, “自組裝” 技術(shù)僅僅應用在制造過程中的一部份, 而且實際沒有組裝任何東西。IBM 描述了一種新的液體材料，該材料在沉積后重組其結(jié)構(gòu)，并使后續(xù)制作步驟產(chǎn)生納米孔，從而幫助產(chǎn)生真空洞。實際上, “自組裝” 這一混淆概念減損了IBM最重要的成就：即構(gòu)建一種可以使導線間留有空隙而又不顯著改變其他制作過程的方法。

　　IBM 通常將空氣隙、槽, 或洞指為真空。他們具有比常規(guī)固體電介質(zhì)更低的介電常數(shù)(k)—連線最重要的絕緣特性。具有更低介電常數(shù)的電介質(zhì)可減少毗鄰導線之間的電容耦合, 從而改善電流，特別是較長的平行的導線。IBM說空氣隙盡量可減少阻容(RC)延遲35% 。電路設計師能以各種各樣的方式調(diào)整容值。他們能增加芯片的時鐘頻率, 減少芯片的功耗，或選擇某些改善組合。

　　Air-Gap 技術(shù)將幫助設計師保持電路縮放比例。由于電路持續(xù)變小，金屬層導線被緊壓得更加緊密。一些最新的微處理器有超過20英哩接線。但上升的RC 延遲減慢了信號傳播并迫使電路在更高的電流下運行。計劃2009年大量生產(chǎn)的IBM的空氣隙應當可以允許電路繼續(xù)變小，正像已經(jīng)過去的幾十年前一樣。有人認為這些像瑞士乳酪的芯片不會擁有像固體電介質(zhì)一樣的物理強度，但是IBM稱其初步可靠性測試到目前為止是成功的。

　　不同層的不同選擇

　　通常，芯片金屬層的導線被蝕刻在固體電介質(zhì)材料中，如碳硅氧氫化物(SiCOH)或摻氟的氧化硅(SiOF)。 SiCOH對于較低金屬層中(通常離含晶體管的多晶硅層最近)的最緊間距導線最有效。最頂層金屬需要更厚的SiOF層來加強晶原和封裝間的機械接口。在宣布Air-Gap技術(shù)以前, IBM 聲稱有業(yè)界最好的電介質(zhì)。IBM傳統(tǒng)的低k材料的介電常數(shù)分別為2.7(65nm CMOS)和2.4(45nm CMOS)。由于更高kSiCN 蓋層具有附加電阻，總有效介電常數(shù)(keff)實際略高：分別為3.0 (65nm CMOS)和2.7(45nm CMOS)。最佳可能的介電常數(shù)是真空: 1.0。

　　工程師不斷尋找與現(xiàn)有的制造過程兼容的更低介電常數(shù)材料。不幸地, 隨著介電常數(shù)的降低，低k固體電介質(zhì)機械及電子性能也變差。這些副作用減少了新固體電介質(zhì)的應用能力。過去，真空洞以有限的方式被使用，并且僅應用在奇特的比CMOS更昂貴的制程中。

　　IBM面臨的挑戰(zhàn)是如何在導線附近留下物理空隙而不危害銅或創(chuàng)造缺乏結(jié)構(gòu)完整性和導熱性的空隙?？障兜呐R界尺寸僅僅是導線之間最小間距的一半。這個目標在最低的金屬層中特別困難,因為這些金屬層具有最緊的間距。另外, 為創(chuàng)造空隙的附加制造步驟應該與CMOS其他制造過程兼容, 從而使對設計規(guī)則和生產(chǎn)線的影響減到最小。

　　IBM的解決方案是使用二個非常不同的制造技術(shù)來創(chuàng)造空隙。較簡單的技術(shù)使用常規(guī)光刻蝕，不幸地是，這個技術(shù)對于有最小間距的低層金屬層是不夠的。光刻蝕的分辨率無法創(chuàng)造足夠小的洞。因此，IBM 必須為這些層發(fā)明一種非傳統(tǒng)技術(shù)— 即上述的“自組裝納米技術(shù)”。

　　對于中間和上部金屬層, IBM在熟悉的一系列制作步驟中采用傳統(tǒng)光刻蝕。該過程由開始以常規(guī)銅接線層和一個絕緣體, 之后增加幾步低成本步驟制造空隙。在下一絕緣層沉積之前前，夾斷并密封空隙。 IBM 構(gòu)想了一種方式來擴展在標準銅頂層中小開口下的空隙以便迅速實現(xiàn)夾斷，而不導致空襲再次被填滿。由于所有這些步驟發(fā)生在仔細控制的真空室(任何芯片制造過程的一個共性)， 被密封的空隙依然是真空的。

　　類似于牙齒生長的過程

　　最低層金屬層的處理方法非常不同。首先，和通常一樣，IBM在固體低k電介質(zhì)材料(在這種情況下為SiCOH)中制造標準銅接線層。其次，SiCN (硅碳氮化物)標準蓋層覆于其上。但這步之后，隨后覆蓋IBM未透露的特殊聚合物層。以液膜方式沉積這種材料。隨著其固化，該材料自動重排其原子結(jié)構(gòu)來組成晶格樣式。IBM稱這種材料非晶體，但是它的最終晶格結(jié)構(gòu)與晶體相似，如圖1所示。

圖1 這張由電子顯微鏡拍攝的圖片顯示當IBM將其聚合物沉淀于銅金屬層后出現(xiàn)了晶格狀原子結(jié)構(gòu)

{{分頁}}

　　聚合物材料固化后，采用等離子在其中刻蝕出數(shù)萬億的納米孔以破化其下的SiCOH(每個孔徑約為20nm)。接下來，采用酸將已被破壞的SiCOH通過孔隙去，從而在余下的電介質(zhì)中留下連續(xù)的空隙。通常的制造步驟采用常規(guī)層間電介質(zhì)封閉連續(xù)的空襲。這些步驟在真空室中進行，從而在空洞中留下真空。圖2說明了這個過程。

圖2 本圖底部的圖片說明納米級孔使酸在固體電介質(zhì)材料中制造空隙

　　理想狀況下，真空洞可以完美地遮蓋導線，從而達到電介常數(shù)為1。但是，為了機械和熱性能的完整性，相當量的固體電介質(zhì)留在導線上方或下方。這導致總有效介電常數(shù)上升至2.0，但這仍然比固體電介質(zhì)進步了很多。剩余的固體材料保持空隙結(jié)構(gòu)的完整，及將導線的熱導出至硅基板以傳出芯片。沒有固體電介質(zhì)，空隙可能會太脆弱以至于難以支撐導線，而且這些空隙也會聚集太多的熱。

　　Air-Gap技術(shù)在真正的芯片中的應用

　　空氣隙并非只是理論性或遙遠未來的技術(shù)。IBM計劃與2009年，其位于紐約的East Fishkill工廠采用32nm CMOS制程后，開始量產(chǎn)Air-Gap處理器。IBM已經(jīng)生產(chǎn)32nm的全功能Air-Gap 測試芯片。MPR 已看到一個具有使用Air-Gap技術(shù)制造的POWER6 處理器的工作系統(tǒng)。由于該技術(shù)尚未投產(chǎn)并且測試仍然在進行，IBM并沒有具體信息。根據(jù)IBM初步數(shù)據(jù)，空氣隙可減少電容耦合35%，改善環(huán)震蕩，及減少芯片整體功耗。

　　IBM 稱正在對其Air-Gap 測試芯片的性能和可靠性進行嚴格測試。測試包括在烤箱及其它惡劣條件下加速老化以確定空氣隙是否削弱芯片的物理特性。初步結(jié)果表明芯片可能符合必要的規(guī)格。由于引擎室和儀表板的高溫，汽車系統(tǒng)或許是最富挑戰(zhàn)性的。(有趣的是，IBM大型機處理器G-force測試比那些航空航天應用更嚴密)。

圖3 展示了金屬層的一個斜視圖，說明了各層的不同厚度

{{分頁}}

　　既使Air-Gap 技術(shù)不適于所有應用,它并不影響IBM的計劃?？諝庀恫⒉皇侵圃爝^程的整體部分，他們是可選項。這是IBM 的一個重要成就。由于附加的制造步驟 不要求變動現(xiàn)有步驟或設備，IBM 可用基礎(chǔ)CMOS制程中制造有或沒有空氣隙的芯片。Air-Gap芯片只需簡單地改用短流程，就可回到常規(guī)生產(chǎn)線。

圖4 最后結(jié)果的特寫鏡頭

　　IBM不是唯一的受益人

　　另一關(guān)鍵點是, 正如IBM所有的制造技術(shù)，Air-Gap 技術(shù)可供給IBM的研究聯(lián)盟伙伴。當前，IBM的合作伙伴包括AMD，F(xiàn)reescale Semiconductor，Sony，和Toshiba。AMD 已經(jīng)受益于IBM最新的silicon-on-insulator (SOI) 技術(shù)及其它創(chuàng)新。Air-Gap 技術(shù)將幫助AMD保持相對英特爾的競爭力，Intel在工藝技術(shù)方面的資源遠遠高于AMD。Freescale也可能受益, 特別是如果空氣隙適合其主力產(chǎn)品，即汽車和工業(yè)處理器。當然，Air-Gap 技術(shù)也將供給IBM的foundry顧客。

　　對于IBM，Air-Gap項目相對不很費力, 但它需要IBM許多不同的資源。IBM2004 年在位于Yorktown Heights, New York 的T.J. Watson Research Center開始研究該項目。隨著項目的成長，需要來自San Jose，California的Almaden Research Center 以及Albany, New York的Albany Nanotechnology Center的幫助。為示范在現(xiàn)實制造環(huán)境中生產(chǎn)的測試芯片，項目使用了East Fishkill，New York的Semiconductor R&D Center， Essex Junction，Vermont 的 IBM Microelectronics;和Austin，Texas的Austin Design Center。項目由Daniel C. Edelstein負責。Edelstein 還負責過IBM1997年銅布線項目和2004 年銅具低k固體電介質(zhì)的項目。

　　空氣隙是對其它先進的制造技術(shù)的一個重要附加, 譬如銅布線, SOI, 應變硅,高k/金屬柵極晶體管, 和液體浸沒刻蝕。單一地依賴尺寸判斷工藝先進性的時代已經(jīng)結(jié)束了。當綜合考慮各種因素時， 45nm處理器不一定比65nm處理器好，特別是對于某些類型的設計。為某些類型設計。CPU 架構(gòu)人員和電路設計師必須對目標過程給予更加密切的關(guān)注以爭取最高性能, 無論他們是如何評價性能，如模具費用、產(chǎn)出、功率或節(jié)能。IBM的空氣隙為上述考慮增加了另一因素。(本文選自美國《Mirco Processor Report》，馬志強譯)