基于最佳接收的UART的設(shè)計(jì)與實(shí)現(xiàn)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢
4 綜合與測(cè)試
本文引用地址：http://cafeforensic.com/article/83208.htmUART設(shè)計(jì)完成后，采用Altera公司 的開(kāi)發(fā)軟件QuartusII綜合實(shí)現(xiàn)，器件選用Cyclone系列的FPGA——EP1C12Q240C8。整個(gè)UART占用了120個(gè)FPGA的邏輯單元(LE，Logic Element)?？梢哉f(shuō)所耗邏輯資源非常小，而且使用方便，適合工程使用。
為了測(cè)試這個(gè)UART的IP的工作穩(wěn)定度，采用串口助手以各種速率不間斷發(fā)送數(shù)據(jù)流給UART進(jìn)行接收測(cè)試并回發(fā)，在每次長(zhǎng)達(dá)15分鐘的不間斷接收并回發(fā)數(shù)據(jù)的測(cè)試過(guò)程中，UART的通信錯(cuò)誤是0。在性能上，比以前設(shè)計(jì)的UART(基于單次采樣而不是基于最佳接收)大為提高，而消耗的邏輯資源基本一致。目前這個(gè)基于最佳接收的UART的IP已經(jīng)在本研究所的FPGA產(chǎn)品中推廣，獲得一致好評(píng)。
參考文獻(xiàn)
1 繆眾林，丁克忠.帶硬件地址識(shí)別的UART IP的設(shè)計(jì)和實(shí)現(xiàn).電子技術(shù)應(yīng)用，2004；30(6)
2 李群芳，黃 建.單片微型計(jì)算機(jī)與接口技術(shù).北京：電子工業(yè)出版社，2001
3 樊昌信.通信原理(第5版).北京：國(guó)防工業(yè)出版社，2001
4 Bernard Sklar.Digital Commun-ications Fundamentals and Applications(Second Edition).Beijing：Publishing House of Electronics Industry，2002
5 Cyclone_device_handbook.Altera Corp，2003，10
評(píng)論