CDMA系統(tǒng)的一個(gè)關(guān)鍵問(wèn)題是PN碼的同步問(wèn)題，尤其是對(duì)同步建立時(shí)間有嚴(yán)格限制，如何進(jìn)行PN碼的快速同步，這不僅需要合適的算法，還需 要有與算法相適應(yīng)的硬件。這種算法對(duì)實(shí)時(shí)性要求相當(dāng)高，選用FPGA是一種不錯(cuò)的選擇。目前，F(xiàn)PGA的運(yùn)算能力幾乎是不受限制的，完全可以并行處理，而目前推出的片上邏輯資源可達(dá)數(shù)百萬(wàn)門級(jí)的FPGA，能夠滿足我們的實(shí)時(shí)運(yùn)算要求。3G系統(tǒng)的另一個(gè)特點(diǎn)是在擴(kuò)頻調(diào)制前和解擴(kuò)后，信息符號(hào)的速率比較低，對(duì)這種信號(hào)的基帶處理可以使用常規(guī)DSP器件完成。例如TI公司的TMS320C6416，其時(shí)鐘速率可達(dá)到600MHz，指令周期低至ns，接口資源豐富，本身含有Viterbi譯碼、Turbo譯碼的協(xié)處理器，功能強(qiáng)大，降低了原本很耗資源的Viterbi澤碼和Turbo譯碼算法。我們?cè)诠こ虡訖C(jī)上運(yùn)行時(shí)做測(cè)試，192比特的（4，1，9）Viterbi譯碼的譯碼時(shí)間＜0.1ms。

　　基于以上考慮，我們考慮一種名為DSP+FPGA的一體化結(jié)構(gòu)，這種結(jié)構(gòu)可以滿足對(duì)控制能力和實(shí)時(shí)信號(hào)處理都有一定要求的系統(tǒng)。它最大的特點(diǎn)是結(jié)構(gòu)靈活，有較強(qiáng)的通用性，適于模塊化設(shè)計(jì)，能夠提高算法效率，同時(shí)，它開(kāi)發(fā)周期較短，系統(tǒng)易于維護(hù)和擴(kuò)展，適合于實(shí)時(shí)信號(hào)處理。這種結(jié)構(gòu)以DSP為主處理器，F(xiàn)PGA為從處理器，在功能分配上，DSP完成控制和低速通信信號(hào)處理，F(xiàn)PGA則主要完成實(shí)時(shí)性要求較高的算法運(yùn)算，一些用于通道連接的接口也在 FPGA中實(shí)現(xiàn)。圖2給出了一體化單元中DSP和FPGA在功能上的具體分配。

圖2　一體化單元中DSP和FPGA功能具體分配

　　3、一體化實(shí)現(xiàn)的有關(guān)問(wèn)題

　　3.1　軟件配置

　　軟件配置是指軟件的配置和加載。軟件包括每種3G移動(dòng)通信信號(hào)基帶處理的DSP程序和FPGA程序，這些程序統(tǒng)一存儲(chǔ)在存儲(chǔ)單元中，存儲(chǔ)介質(zhì)選用通用的flash存儲(chǔ)器，當(dāng)使用某種體制時(shí)，就把其對(duì)應(yīng)的程序加載到DSP和FPGA中。

　　在實(shí)現(xiàn)配置時(shí)，目前，比較通用的做法是將存儲(chǔ)單元與DSP以總線方式相連，作為DSP的外部數(shù)據(jù)空間。這樣，DSP程序的存儲(chǔ)可以借助于DSP 本身的開(kāi)發(fā)環(huán)境燒錄到flash中，加載時(shí)，把DSP程序直接從flash中引導(dǎo)到DSP內(nèi)部程序空間執(zhí)行即可。對(duì)于FPGA，其軟件配置則要在DSP的配合下完成。存儲(chǔ)時(shí)，首先將FPGA程序在其開(kāi)發(fā)環(huán)境中轉(zhuǎn)化為通用的格式，然后借助于DSP燒錄到flash中，加載時(shí)，也是先把FPGA程序逐字節(jié)或逐字讀入DSP中，然后按照FPGA程序的加載時(shí)序?qū)懭隖PGA。

　　另外一種可行方法是將flash通過(guò)總線（如PCI總線）與PC相連，通過(guò)總線對(duì)FPGA進(jìn)行動(dòng)態(tài)配置，這是最靈活、最方便的方法。配置文件可放在系統(tǒng)中的任何地方，需要配置時(shí)，在CPU或嵌入式系統(tǒng)的控制下，把配置文件讀出后透過(guò)PCI總線對(duì)指定的FPGA和DSP芯片實(shí)施配置。

　　3.2　變頻/射頻單元

　　軟件無(wú)線電要求減少功能單一、靈活性差的硬件電路，尤其是減少模擬環(huán)節(jié)，使數(shù)字化（A/D、D/A變換）盡量靠近天線。對(duì)一體化單元來(lái)說(shuō)，最理想的情況是射頻低通采樣數(shù)字化，將模擬電路的數(shù)量降到最低。但是，對(duì)工作在2GHz左右的3G移動(dòng)終端來(lái)說(shuō)，其采樣速率至少要在4GHz，這樣高的采樣速率，A/D/A很難達(dá)到，后續(xù)的數(shù)字信號(hào)處理器也很難滿足要求，因此，我們可考慮采用中頻帶通采樣軟件無(wú)線電結(jié)構(gòu)[5]。

　　對(duì)這兩種體制來(lái)說(shuō)，如果射頻單元都設(shè)置在一個(gè)模塊內(nèi)，很難實(shí)現(xiàn)。因?yàn)轭l段太寬，濾波器很難實(shí)現(xiàn)。我們可以采用不同的模塊，對(duì)于不同的信號(hào)，直接更換射頻模塊就可以了。數(shù)字下變頻器可采用AD公司的AD6652，實(shí)現(xiàn)中頻（IF）數(shù)據(jù)下變頻和多載波收發(fā)器內(nèi)的數(shù)字信號(hào)處理。它通過(guò)將12位雙ADC的輸出直接耦合到一個(gè)片內(nèi)四通道多模式數(shù)字RSP，從而減少PCB面積，并且能提高信號(hào)完整性。該器件適用于單載波和多種無(wú)線電結(jié)構(gòu)，可以定制，以適合指定的無(wú)線電標(biāo)準(zhǔn)。對(duì)于數(shù)字上變頻器，可以采用AD公司的AD6633，它是ADI公司首款采用波峰因數(shù)降低技術(shù)的數(shù)字上變頻器，它適用于 CDMA2000、WCDMA、TD-SCDMA等3G無(wú)線發(fā)送器。AD6633以125MSPS速度工作，并且可處理4或6個(gè)通道，它能通過(guò)降低波峰因數(shù)來(lái)防止信號(hào)失真。AD6633還具有可編程寬帶通道濾波器，以適應(yīng)CDMA2000、WCDMA或TD-SCDMA標(biāo)準(zhǔn)，使制造商能夠使用一個(gè)器件跨越多種平臺(tái)。