基于Actel FPGA的I2C IP的應(yīng)用
加入技術(shù)交流群
(3)Core I2C內(nèi)部寄存器
本文引用地址：http://cafeforensic.com/article/97040.htmCore I2C的寄存器的地址映射如表 1所示。
● 控制寄存器——I2C_CTRL
Bit7：串行時鐘位2，和第0位、第1位一起決定分頻系數(shù)。
Bit6：I2C使能位，1表示I2C被使能，否則被禁止。
Bit5：起始標(biāo)志位，1表示起始標(biāo)志位有效，總線在空閑時將會產(chǎn)生一個起始狀態(tài)位。
Bit4：停止標(biāo)志位，1表示停止標(biāo)志位有效，總線將會產(chǎn)生一個停止?fàn)顟B(tài)位。
Bit3：串行中斷標(biāo)志位，在狀態(tài)寄存器的值被更新以后，這位必須被清零。
Bit2：主/從機設(shè)置位，1表示工作在從機模式，0表示工作在主機模式。
Bit1：串行時鐘位1，和第7位、第0位一起決定分頻系數(shù)。
Bit0：串行時鐘位0，和第7位、第一位一起決定分頻系數(shù)。
Core I2C時鐘頻率的定義如表 2所示。
評論