半導體集成電路的發(fā)展及封裝工藝面臨的挑戰(zhàn)

• 　　半導體芯片結(jié)構(gòu)尺寸的縮小使得RC延遲成為制約集成電路性能進一步提高的關(guān)鍵性因素。轉(zhuǎn)向低k銅工藝技術(shù)是業(yè)界給出的解決方案。雙大馬士革工藝取代了傳統(tǒng)的鋁“減”工藝，成為低k銅互連材料的標準制造工藝。 　　為了能與芯片制造工藝完美結(jié)合，不產(chǎn)生可靠性問題，低k絕緣材料必須具備一系列期望的材料特性，對低k材料研發(fā)本身的挑戰(zhàn)在于：在獲得所需要的低介電常數(shù)的同時，低k材料還必須滿足良好的熱和機械特性。但目前并沒有完全符合這些期望特性的低k材料被制造出來，因而給半導體制造工藝帶來了挑戰(zhàn)。
• 關(guān)鍵字： 半導體  集成電路  低k銅  制造工藝