色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> 并行算法

          基于SATAII協(xié)議的CRC32并行算法的研究

          • 在介紹CRC校驗原理和傳統(tǒng)CRC32串行比特算法的基礎上,由串行比特型算法推導出一種CRC32并行算法、并結合SATAⅡ協(xié)議的要求,完成了SATAⅡ主控制器設計中CRC生成與校驗模塊的設計。最后通過在ISE平臺上編寫Verilog硬件描述語言,對SATA協(xié)議中幀結構數(shù)據(jù)進行仿真,驗證該CRC32并行算法能夠滿足SATA接口實時處理的要求。
          • 關鍵字: CRC32  并行算法  SATA  Verilog  
          共1條 1/1 1

          并行算法介紹

          您好,目前還沒有人創(chuàng)建詞條并行算法!
          歡迎您創(chuàng)建該詞條,闡述對并行算法的理解,并與今后在此搜索并行算法的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473