時(shí)序設(shè)計(jì) 文章進(jìn)入時(shí)序設(shè)計(jì)技術(shù)社區(qū)

5G網(wǎng)絡(luò)的時(shí)序設(shè)計(jì)和管理同步方式

隨著網(wǎng)絡(luò)從使用基于頻分雙工（FDD）的通信鏈路發(fā)展到使用時(shí)分雙工（TDD），不僅出現(xiàn)了頻率方面的需求，同時(shí)還產(chǎn)生了對(duì)精確相位和時(shí)間同步的需求。運(yùn)營(yíng)商在TDD網(wǎng)絡(luò)中部署的設(shè)備依賴于GNSS、同步以太網(wǎng)（SyncE）和IEEE-1588精確時(shí)間協(xié)議（PTP）的組合，以在整個(gè)網(wǎng)絡(luò)中提供準(zhǔn)確的頻率、相位和時(shí)間。第三代合作伙伴計(jì)劃（3GPP）第15版中引入了全新的5G RAN架構(gòu)，此架構(gòu)將基帶單元（BBU）和遠(yuǎn)程無(wú)線電頭端（RRH）拆分為集中式單元（CU）、分布式單元（DU）和無(wú)線電單元（RU）。這種
關(guān)鍵字： 5G網(wǎng)絡(luò) 時(shí)序設(shè)計(jì)

本文介紹了一種適用于高宏數(shù)、難時(shí)序設(shè)計(jì)的快速平面布局方法。微捷碼 Talus 可基于邏輯組產(chǎn)生所有宏和標(biāo)準(zhǔn)單元的快速布局。我們可通過(guò)利用這種布局信息來(lái)突出并劃分適合的“宏組”，對(duì)于高宏數(shù)設(shè)計(jì)來(lái)說(shuō)，這種方法要較一般的分組方法更快速更合理。對(duì)于時(shí)序關(guān)鍵設(shè)計(jì)，我們可使用積極的“宏布局”方法來(lái)顯示關(guān)鍵邏輯組，然后再通過(guò)增量（incremental）的“宏布局”來(lái)調(diào)整布局形狀（無(wú)宏或其它邏輯組阻塞的前提下將關(guān)鍵邏輯聚集在一起）；這種方法可為我們常規(guī)設(shè)計(jì)帶好更好時(shí)序（包括 WNS/TNS）和更好布線結(jié)果（總線長(zhǎng)）。
關(guān)鍵字：時(shí)序設(shè)計(jì) 快速平面布局微捷碼

MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統(tǒng)領(lǐng)域中得到廣泛的應(yīng)用。MIPS32TM指令集開(kāi)放，指令格式規(guī)整，易于流水線設(shè)計(jì)，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設(shè)計(jì)更簡(jiǎn)單、設(shè)計(jì)周期更短等優(yōu)點(diǎn)，并可以應(yīng)用更多先進(jìn)的技術(shù)，開(kāi)發(fā)更快的下一代處理器。
關(guān)鍵字：流水線CPU 時(shí)序設(shè)計(jì) FPGA

由于工程師們都在竭盡所能地獲得其電源的最高效率，時(shí)序優(yōu)化正變得越來(lái)越重要。在開(kāi)關(guān)期間，存在兩個(gè)過(guò)渡階...
關(guān)鍵字：同步降壓 FET 時(shí)序設(shè)計(jì)

FPGA設(shè)計(jì)一個(gè)很重要的設(shè)計(jì)是時(shí)序設(shè)計(jì)，而時(shí)序設(shè)計(jì)的實(shí)質(zhì)就是滿足每一個(gè)觸發(fā)器的建立(Setup)/保持(Hold)時(shí)間的要求。建立時(shí)間(Setup Time)：是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間，如果建立時(shí)間
關(guān)鍵字： FPGA 基礎(chǔ) 時(shí)序設(shè)計(jì)

我們一起學(xué)習(xí)適用于高宏數(shù)、難時(shí)序設(shè)計(jì)的快速平面布局方法。微捷碼Talus可基于邏輯組產(chǎn)生所有宏和標(biāo)準(zhǔn)單元的快速布局。我們可通過(guò)利用這種布局信息來(lái)突出并劃分適合的“宏組”，對(duì)于高宏數(shù)設(shè)計(jì)來(lái)說(shuō)，這種方
關(guān)鍵字：邏輯布局方法時(shí)序設(shè)計(jì)

上級(jí)數(shù)據(jù)和本級(jí)時(shí)鐘是異步的，也就是說(shuō)上級(jí)芯片或模塊和本級(jí)芯片或模塊的時(shí)鐘是異步時(shí)鐘域的。為了避免異步時(shí)...
關(guān)鍵字： CPLD設(shè)計(jì) 串并轉(zhuǎn)換 FPGA 同步碼 PCB布線同步機(jī)制 RAKE接收機(jī) 單流時(shí)序設(shè)計(jì) BUFT

本系列討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CP...
關(guān)鍵字：串并轉(zhuǎn)換 CPLD設(shè)計(jì) 時(shí)序設(shè)計(jì) 設(shè)計(jì)思想設(shè)計(jì)技巧 FPGA設(shè)計(jì) 狀態(tài)機(jī) prl_temp 寄存器流水線操作

共8條 1/1 1

您好，目前還沒(méi)有人創(chuàng)建詞條時(shí)序設(shè)計(jì)!
歡迎您創(chuàng)建該詞條，闡述對(duì)時(shí)序設(shè)計(jì)的理解，并與今后在此搜索時(shí)序設(shè)計(jì)的朋友們分享。創(chuàng)建詞條