基于Verilog-HDL的軸承振動噪聲電壓峰值檢測

• 引言 　　在軸承生產(chǎn)行業(yè)中，軸承振動噪聲的峰值檢測是一項重要的指標(biāo)。以往，該檢測都是采用傳統(tǒng)的模擬電路方法，很難做到1：1地捕捉和保持較窄的隨機波形的最大正峰值。本文敘述了基于Verilog-HDL與高速A/D轉(zhuǎn)換器相結(jié)合所實現(xiàn)的快速軸承噪聲檢測方法。 　　1 振動噪聲電壓峰值檢測方案的確定 　　1.1 軸承振動噪聲的產(chǎn)生及檢測 　　圖1是軸承振動噪聲電壓峰值檢測系統(tǒng)的示意圖。由于加工設(shè)備、技術(shù)、環(huán)境等因素的影響，生產(chǎn)的軸承都程度不同地帶有傷疤。圖1中，假設(shè)某待測軸承有一處傷疤。由于傷痕的存在，軸
• 關(guān)鍵字： Verilog  軸承  振動噪聲  電壓峰值檢測