利用強(qiáng)大的軟件設(shè)計工具為FPGA開發(fā)者賦能

• 許多嵌入式系統(tǒng)的開發(fā)者都對使用基于FPGA的SoC系統(tǒng)感興趣，但是基于傳統(tǒng)HDL硬件描述語言的FPGA開發(fā)工具和復(fù)雜流程往往會令他們望而卻步。為了解決這一問題，萊迪思的Propel工具套件提供了基于圖形化設(shè)計方法的設(shè)計環(huán)境，用于創(chuàng)建，分析，編譯和調(diào)試基于FPGA的嵌入式系統(tǒng)，從而完成系統(tǒng)軟硬件設(shè)計。萊迪思的Propel工具套件由兩部分組成：Propel Builder提供圖形化的SoC系統(tǒng)和硬件設(shè)計，通過拖放方式，選擇處理器和相關(guān)的外設(shè)與IP，通過圖形化的方式進(jìn)行配置和連接，從而完成系統(tǒng)層面的硬件設(shè)計；
• 關(guān)鍵字： 軟件設(shè)計工具  FPGA  萊迪思