運(yùn)算符文章進(jìn)入運(yùn)算符技術(shù)社區(qū)

Verilog HDL基礎(chǔ)知識(shí)2之運(yùn)算符

Verilog HDL 運(yùn)算符介紹算術(shù)運(yùn)算符首先我們介紹的是算術(shù)運(yùn)算符，所謂算術(shù)邏輯運(yùn)算符就是我們常說(shuō)的加、減、乘、除等，這類運(yùn)算符的抽象層級(jí)較高，從數(shù)字邏輯電路實(shí)現(xiàn)上來(lái)看，它們都是基于與、或、非等基礎(chǔ)門邏輯組合實(shí)現(xiàn)的，如下。/是除法運(yùn)算，在做整數(shù)除時(shí)向零方向舍去小數(shù)部分。%是取模運(yùn)算，只可用于整數(shù)運(yùn)算，而其他操作符既可用于整數(shù)運(yùn)算，也可用于實(shí)數(shù)運(yùn)算。例子：我們?cè)谏蓵r(shí)鐘的時(shí)候，必須需選擇合適的timescale和precision。當(dāng)我們使用“PERIOD/2”計(jì)算延遲的時(shí)候，必須保證除法不會(huì)舍棄小數(shù)部
關(guān)鍵字： FPGA verilog HDL 運(yùn)算符

Verilog HDL中總共有19種數(shù)據(jù)類型，數(shù)據(jù)類型是用來(lái)表示數(shù)字電路硬件中的數(shù)據(jù)儲(chǔ)存和傳送元素的。在本書(shū)中，我們先只介紹4個(gè)最基本的數(shù)據(jù)類型，它們分別是：reg型，wire型，integer型和parameter型。
關(guān)鍵字： VerilogHDL 華清遠(yuǎn)見(jiàn) 數(shù)據(jù)類型運(yùn)算符網(wǎng)絡(luò)類型變量

共2條 1/1 1

您好，目前還沒(méi)有人創(chuàng)建詞條運(yùn)算符!
歡迎您創(chuàng)建該詞條，闡述對(duì)運(yùn)算符的理解，并與今后在此搜索運(yùn)算符的朋友們分享。創(chuàng)建詞條