高速實時數(shù) 文章 進入高速實時數(shù)技術社區(qū)
基于FPGA的高速實時數(shù)據(jù)采集系統(tǒng)設計
- 摘要：設計的基于FPGA的高速實時數(shù)據(jù)采集系統(tǒng)，可控制6路模擬信號的采集和處理，F(xiàn)PGA中的6個FIFO對數(shù)據(jù)進行緩存，數(shù)據(jù)總線傳給DSP進行實時處理和上傳給上位機顯示。程序部分是用Verilog HDL語言，并利用QuartusⅡ等E
- 關鍵字： FPGA 高速實時數(shù) 采集系統(tǒng)
基于TLV1562的四通道高速實時數(shù)據(jù)采集系統(tǒng)的設計
- 本文提出了一種基于TLV1562的四通道實時數(shù)據(jù)采集處理系統(tǒng)的設計與實現(xiàn)方案，該設計以TLV1562、EP1K100和AD7533(四片)為核心器件，具有四個獨立的A／D，D／A通道，能實現(xiàn)10位數(shù)據(jù)采集與回放；該系統(tǒng)應用到雷達實時自適應噪聲對消器中，結果表明，該系統(tǒng)能夠滿足實時雷達信號對消處理要求，效果較好。
- 關鍵字： 1562 TLV 四通道 高速實時數(shù)
一種高速實時數(shù)字波束形成器的設計
- 在數(shù)字波束形成系統(tǒng)(DBF)中，高速數(shù)據(jù)傳輸和數(shù)字波束形成均需保證其實時性，因而它一直以來都是DBF系統(tǒng)的關鍵技術。在此詳細闡述采用低壓差分信號(LVDS)技術解決DBF、系統(tǒng)高速數(shù)據(jù)傳輸問題，LVDS與普通的并行數(shù)據(jù)總線相比，既能確保數(shù)據(jù)傳輸速率，又降低了總線的互連復雜度；同時選擇高性能FPGA芯片，既完成多通道高速數(shù)據(jù)的復加權求和運算，又實現(xiàn)了全陣的實時數(shù)字波束形成運算。
- 關鍵字： 高速實時數(shù) 波束形成器
| 共3條 1/1 1 |
高速實時數(shù)介紹
您好，目前還沒有人創(chuàng)建詞條高速實時數(shù)!
歡迎您創(chuàng)建該詞條，闡述對高速實時數(shù)的理解，并與今后在此搜索高速實時數(shù)的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對高速實時數(shù)的理解，并與今后在此搜索高速實時數(shù)的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473