級(jí)聯(lián)型PLL時(shí)鐘處理器對(duì)系統(tǒng)定時(shí)影響最小

• 電子設(shè)計(jì)應(yīng)用2004年第9期伴隨著通信市場(chǎng)的飛速發(fā)展，用于時(shí)鐘分配的復(fù)雜樹(shù)狀結(jié)構(gòu)得到了廣泛的運(yùn)用。為了給許多被時(shí)鐘分配及其他設(shè)計(jì)用來(lái)傳送數(shù)據(jù)(通過(guò)眾多具有數(shù)字時(shí)域精度的不同功能設(shè)計(jì)組合單元)的節(jié)點(diǎn)饋送信號(hào)，時(shí)鐘樹(shù)是必需的。由于需要采用大量的時(shí)鐘來(lái)對(duì)系統(tǒng)中的多個(gè)節(jié)點(diǎn)進(jìn)行定時(shí)，因此，在嚴(yán)格且非常精確和受限的窗口時(shí)間內(nèi)生成這些定時(shí)時(shí)鐘也就成了當(dāng)務(wù)之急。目前，這些窗口是以皮秒為單位來(lái)測(cè)量的。隨著必須對(duì)其饋送信號(hào)的節(jié)點(diǎn)數(shù)量的增加以及必須將時(shí)鐘放入其中的定時(shí)窗口的迅速減少，設(shè)計(jì)師必須了解用于完成這些時(shí)鐘信號(hào)的生成、倍
• 關(guān)鍵字： PLL時(shí)鐘處理器