asic ip核 文章 進(jìn)入asic ip核技術(shù)社區(qū)
針對未來的任務(wù)關(guān)鍵設(shè)計(jì)應(yīng)采用那種耐輻射平臺?(06-100)
- 暴露在惡劣的太空環(huán)境下的系統(tǒng)必須能在各種極端的條件下正常工作,且不喪失任何功能。太空系統(tǒng)在其生命期內(nèi)采集的信息若有任何微小偏差,都可能會對整個數(shù)據(jù)作出錯誤的詮釋。由于這些太空系統(tǒng)都是執(zhí)行特別重要任務(wù)的系統(tǒng),在設(shè)計(jì)時就必須考慮多個因素,除了功耗、系統(tǒng)重量、體積和發(fā)射時間等因素外,系統(tǒng)的可靠性是最主要關(guān)鍵。例如,執(zhí)行太空任務(wù)的衛(wèi)星必須能夠在整個生命期內(nèi) (通常是數(shù)十年) 耐受各種惡劣的環(huán)境條件。就可靠性而言,在太空運(yùn)行的系統(tǒng)面臨最大的挑戰(zhàn)也許是持續(xù)的輻射轟擊。提高系統(tǒng)的耐輻射能力正迅速成為系統(tǒng)工程師的一項(xiàng)
- 關(guān)鍵字: Actel FPGA 耐輻射 RH-ASIC
開放性32位RISC處理器IP核的比較與分析
- 引言 隨著VLSI設(shè)計(jì)技術(shù)和深亞微米制造技術(shù)的飛速發(fā)展, SOC (System on Chip ) 技術(shù)逐漸成為了集成電路設(shè)計(jì)的主流技術(shù)。SOC 已經(jīng)在便攜式手持設(shè)備、無線網(wǎng)絡(luò)終端和多媒體娛樂設(shè)備等領(lǐng)域得到了廣泛的應(yīng)用。 高性能的處理器核是SOC設(shè)計(jì)中最為關(guān)鍵和核心的部分。絕大多數(shù)SOC 的處理器都采用了RISC體系結(jié)構(gòu)。RISC 處理器具有指令效率高、電路面積小和功率消耗低等特點(diǎn), 滿足了SOC 高性能、低成本和低功耗的設(shè)計(jì)要求。目前在SOC 設(shè)計(jì)中廣泛使用的32bit RISC 處理
- 關(guān)鍵字: 內(nèi)核 RISC 處理器 IP核
在FPGA中集成高速串行收發(fā)器面臨的挑戰(zhàn)(04-100)
- Altera公司對PCI Express,串行Rapid I/O和SerialLite等串行標(biāo)準(zhǔn)和協(xié)議的認(rèn)可,將促進(jìn)具有時鐘和數(shù)據(jù)恢復(fù)(CDR)功能的高速串行收發(fā)器的應(yīng)用。這些曾在4或8位ASSP中使用的收發(fā)器現(xiàn)在可以集成在高端FPGA中。帶有嵌入式收發(fā)器的FPGA占據(jù)更小的電路板空間,具有更高的靈活性和無需接口處理的兩芯片方案等優(yōu)勢,因此,采用這種FPGA對電路板設(shè)計(jì)者是很具有吸引力的選擇。 在FPGA中集成收發(fā)器使得接口電路處理工作由電路板設(shè)計(jì)者轉(zhuǎn)向芯片設(shè)計(jì)者。本文闡述在一個FPGA中集成1
- 關(guān)鍵字: Altera FPGA ASSP ASIC
紅外動目標(biāo)識別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn)
- 與通用集成電路相比,ASIC芯片具有體積小、重量輕、功耗低、可靠性高等幾個方面的優(yōu)勢,而且在大批量應(yīng)用時,可降低成本?,F(xiàn)場可編程門陣列(FPGA)是在專用ASIC的基礎(chǔ)上發(fā)展出來的,它克服了專用ASIC不夠靈活的缺點(diǎn)。與其他中小規(guī)模集成電路相比,其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性,即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置,對電路的修改和維護(hù)很方便。DSP+FPGA結(jié)構(gòu)最大的特點(diǎn)是結(jié)構(gòu)靈活,有較強(qiáng)的通用性,適于模塊化設(shè)計(jì),從而能夠提高算法效率;同時其開發(fā)周期較短,系統(tǒng)易于維護(hù)和擴(kuò)展,適合于實(shí)時數(shù)字信號處理。本
- 關(guān)鍵字: ASIC
PLD公司三極化形成
- 可編程邏輯器件(PLD)在與ASIC之激戰(zhàn)中已經(jīng)告捷:每年開始PLD設(shè)計(jì)的項(xiàng)目數(shù)目遠(yuǎn)遠(yuǎn)高于ASIC項(xiàng)目開工數(shù)。同時,PLD廠家之間也發(fā)生微妙的變化,由崛起時的爭強(qiáng)好斗和互不相讓,漸漸找到了各自的落腳點(diǎn)。目前看來,Xilinx的產(chǎn)品穩(wěn)居65nm FPGA市場,Altera最大的量產(chǎn)在90nm FPGA,Actel憑低功耗0.13微米FPGA在對功耗要求苛刻的領(lǐng)域站穩(wěn)了腳跟。昔日的兩個龐然大物——Xilinx和Altera之間拉開了距離,同時小型FPGA廠商如Actel躍躍欲試,漸漸跳
- 關(guān)鍵字: PLD FPGA ASIC
提高ASIC驗(yàn)證的速度與可視性
- 前言 高性能、高容量FPGA在ASIC/SoC原型設(shè)計(jì)及系統(tǒng)兩方面的應(yīng)用持續(xù)增長。這些設(shè)計(jì)通常包括硬件及嵌入式軟件(也可能包括應(yīng)用軟件)的復(fù)雜組合,這給系統(tǒng)驗(yàn)證帶來了巨大負(fù)擔(dān),原因是檢測、隔離、調(diào)試及校正故障要比最初設(shè)計(jì)所花費(fèi)的時間、資金和工程資源多得多。 由于軟硬件之間交互作用相當(dāng)復(fù)雜且無法預(yù)見,僅僅是找到深藏于系統(tǒng)中的故障就需要進(jìn)行長時間的測試序列,而且隨后的調(diào)試過程還需要花費(fèi)更多的時間及精力。另外,如果驗(yàn)證測試使用視頻流等實(shí)際數(shù)據(jù)時,那么間發(fā)故障將很難(如果并非不可能)重現(xiàn)。
- 關(guān)鍵字: FPGA ASIC 模擬器
MCS-51單片機(jī)串行口IP核的實(shí)現(xiàn)
- 1 引言 隨著集成電路的深亞微米制造技術(shù)和eda技術(shù)的迅猛發(fā)展,芯片的密度和復(fù)雜度不斷提高,復(fù)用以前的設(shè)計(jì)模塊用于asic芯片和在一塊芯片上實(shí)現(xiàn)嵌入式系統(tǒng)的功能形成所謂的片上可編程系統(tǒng)( system on programmable chip,sopc) 已成為一種發(fā)展的新趨勢。ip core(知識產(chǎn)權(quán)核) 設(shè)計(jì)的重用性以及sopc 技術(shù)的出現(xiàn),以其設(shè)計(jì)的靈活性大大縮短了產(chǎn)品的設(shè)計(jì)周期,減少了設(shè)計(jì)成本,降低了設(shè)計(jì)風(fēng)險,加快了產(chǎn)品的上市速度。本文中介紹的串行口控制器是一種功能和通信協(xié)議與MCS-5
- 關(guān)鍵字: MCS-51 串行口 IP核 MCU和嵌入式微處理器
Xilinx開放源碼硬件創(chuàng)新大賽復(fù)賽名單公布
- 2008年1月8日,北京訊:自2007年6月正式開始的覆蓋全國高校的“中國電子學(xué)會Xilinx開放源碼硬件創(chuàng)新大賽”初賽經(jīng)過大賽組委會的認(rèn)真篩選,來自34所高校的53支隊(duì)伍從170多支參賽隊(duì)伍中脫穎而出,入圍復(fù)賽階段。入圍隊(duì)伍中,大連理工,清華,電子科大, 西安電子科大等表現(xiàn)突出, 僅大連理工就有6支隊(duì)伍進(jìn)入復(fù)賽。 開賽以來,包括清華、北大、中國電子科技大學(xué)、西安電子科技大學(xué)、中國科技大學(xué)等在內(nèi)的近50所高校學(xué)生踴躍報(bào)名, 共有170多只隊(duì)伍的1000多位在校
- 關(guān)鍵字: Xilinx 開放源碼硬件創(chuàng)新大賽 入圍 復(fù)賽 模擬技術(shù) 電源技術(shù) SoC ASIC
電壓調(diào)節(jié)技術(shù)用于SoC低功耗設(shè)計(jì)
- 引言 SoC即“System on chip”,通俗講為“芯片上的系統(tǒng)”,主要用于便攜式和民用的消費(fèi)的電子產(chǎn)品。隨著便攜式和民用電子產(chǎn)品的高速發(fā)展,廣大用戶對便攜設(shè)備新功能的要求永無止境。于是要求設(shè)計(jì)人員在設(shè)計(jì)小型便攜式消費(fèi)類電子產(chǎn)品時,不僅要縮小產(chǎn)品尺寸、降低成本,更重要的是降低功耗,用戶都希望便攜式產(chǎn)品的電池充電后的工作時間越長越好。于是,系統(tǒng)設(shè)計(jì)與SoC 設(shè)計(jì)人員面臨著在增加功能的同時保證電池的使用時間的挑戰(zhàn)。要達(dá)到這一點(diǎn),就需要使用新的節(jié)能技術(shù),比如電壓調(diào)節(jié)(voltage scalin
- 關(guān)鍵字: SoC 芯片 電壓調(diào)節(jié) SoC ASIC
變參數(shù)RS編碼器IP核的設(shè)計(jì)與實(shí)現(xiàn)
- 引言 數(shù)字信號在傳輸過程中可能受到各種干擾及信道傳輸特性不理想的影響而使信號發(fā)生錯誤, 從而接收到錯誤的信息。為了實(shí)現(xiàn)數(shù)字系統(tǒng)在傳輸過程中的可靠性, 幾乎所有的現(xiàn)代通信系統(tǒng)都把糾錯編碼作為一個基本組成部分。Reed-So lomon (RS)碼是目前最有效、應(yīng)用最廣的差錯控制編碼之一,是一類具有很強(qiáng)糾錯能力的多進(jìn)制BCH 碼, 它既可以糾正突發(fā)錯誤, 也可以糾正隨機(jī)錯誤。RS 碼主要應(yīng)用于實(shí)時性較高的移動通信系統(tǒng)、深空通信、數(shù)字衛(wèi)星電視、磁記錄系統(tǒng)等方面。 目前對RS 編碼器的設(shè)計(jì)主要局限
- 關(guān)鍵字: 數(shù)字信號 編碼器 IP核 通信基礎(chǔ)
高密度IC設(shè)計(jì)中面臨的ASIC與FPGA的抉擇
- 在過去10年間,全世界的設(shè)計(jì)人員都討論過使用ASIC或者FPGA來實(shí)現(xiàn)數(shù)字電子設(shè)計(jì)的好處。通常這些討論將完全定制IC的性能優(yōu)勢和低功耗與FPGA的靈活性和低NRE成本進(jìn)行比較。設(shè)計(jì)隊(duì)伍應(yīng)當(dāng)在ASIC設(shè)計(jì)中先期進(jìn)行NRE投資,以最大限度地提高性能、降低尺寸以及降低大批量制造時的成本?或者設(shè)計(jì)隊(duì)伍應(yīng)該為市場設(shè)計(jì)只有FPGA能夠提供的具有高度可配置功能、能夠快速完成任務(wù)的最終產(chǎn)品? 事實(shí)上,由于高密度IC設(shè)計(jì)面臨的日益嚴(yán)重的挑戰(zhàn),上面的觀點(diǎn)并不重要。隨著ASIC設(shè)計(jì)人員進(jìn)入每一個新的工藝過程,設(shè)計(jì)變得
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機(jī) ASIC IC FPGA 模擬IC
可編程SoC(SoPC)
- SOPC ( System on a Programmable Chip,片上可編程系統(tǒng))是以PLD(可編程邏輯器件)取代ASIC(專用集成電路),更加靈活、高效的技術(shù)SOC (System On Chip)解決方案。SOPC代表一種新的系統(tǒng)設(shè)計(jì)技術(shù),也是一種初級的軟硬件協(xié)同設(shè)計(jì)技術(shù)。 與 SOC 技術(shù)相比,集成電路只有安裝在整機(jī)系統(tǒng)中才能發(fā)揮它的作用。IC芯片是通過印刷電路板(PCB
- 關(guān)鍵字: 可編程 SoC SoPC 片上系統(tǒng) SoC ASIC
asic ip核介紹
您好,目前還沒有人創(chuàng)建詞條asic ip核!
歡迎您創(chuàng)建該詞條,闡述對asic ip核的理解,并與今后在此搜索asic ip核的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對asic ip核的理解,并與今后在此搜索asic ip核的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473