asic-to-fpga 文章 進(jìn)入asic-to-fpga技術(shù)社區(qū)
基于雙麥克風(fēng)聲源定位的視頻跟蹤
- 摘要：聲源定位跟蹤技術(shù)在當(dāng)今社會有著越來越廣泛的應(yīng)用。在此使用兩個高靈敏度麥克風(fēng)作為傳感器，配以音頻信號處理芯片，接收音頻信號并進(jìn)行模數(shù)轉(zhuǎn)換，使用FPGA器件作為核心控制器，結(jié)合TDOA算法和ILD算法，實(shí)現(xiàn)在室
- 關(guān)鍵字： 雙麥克風(fēng) 聲源定位 FPGA NiosⅡ
嵌入式系統(tǒng)的自適應(yīng)前照燈系統(tǒng)設(shè)計
- 摘要：為了改善駕駛員在夜間或能見度較低環(huán)境下的視野范圍，提高行駛的安全性，介紹了一種基于嵌入式系統(tǒng)的汽車自適應(yīng)前照燈系統(tǒng)的設(shè)計方案。此系統(tǒng)中的前照燈控制器采用FPGA來控制CAN總線控制器、數(shù)/模轉(zhuǎn)換器和全橋
- 關(guān)鍵字： 步進(jìn)電機(jī) FPGA MCP2510 LMD18245
基于FPGA的多路視頻收發(fā)系統(tǒng)的設(shè)計與實(shí)現(xiàn)
- 摘要：為了實(shí)現(xiàn)對多路視頻和數(shù)據(jù)信號的同步傳輸，提出了一種基于FPGA的視頻數(shù)據(jù)綜合傳輸系統(tǒng)設(shè)計方案，并完成系統(tǒng)的軟硬件設(shè)計。該系統(tǒng)的硬件部分主要由FPGA、CPLD芯片及光模塊等設(shè)備組成，軟件部分采用VHDL語言進(jìn)行
- 關(guān)鍵字： 視頻傳輸 FPGA 數(shù)據(jù)傳輸 光模塊
智原發(fā)表PowerSlash(TM)硅智財于聯(lián)電55奈米超低功耗製程支援物聯(lián)網(wǎng)應(yīng)用開發(fā)
- 聯(lián)華電子今(12日)與ASIC設(shè)計服務(wù)暨IP研發(fā)銷售廠商智原科技(Faraday Technology Corporation，TWSE：3035)共同發(fā)表智原科技于聯(lián)電55奈米超低功耗製程(55ULP)的PowerSlash™基礎(chǔ)IP方案。智原PowerSlash™與聯(lián)電製程技術(shù)相互結(jié)合設(shè)計，為超低功耗的無線應(yīng)用需求技術(shù)進(jìn)行優(yōu)化，滿足無線物聯(lián)網(wǎng)產(chǎn)品的電池長期壽命需求。 智原科技行銷暨投資副總于德旬表示：「物聯(lián)網(wǎng)應(yīng)用建構(gòu)過程中，效能往往受制于低功耗技術(shù)。而今透過聯(lián)電55奈
- 關(guān)鍵字： 聯(lián)華電子 ASIC
FPGA實(shí)現(xiàn)的FIR算法在汽車動態(tài)稱重儀中的應(yīng)用
- 引言 車輛在動態(tài)稱重時，作用在平臺上的力除真實(shí)軸重外，還有許多因素產(chǎn)生的干擾力，如：車速、車輛自身諧振、路面激勵、輪胎驅(qū)動力等，給動態(tài)稱重實(shí)現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數(shù)則不能過大，否則將產(chǎn)生過大的延遲導(dǎo)致不能實(shí)現(xiàn)實(shí)時處理，從而造成濾波后的信號仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。 FIR濾波的原理及實(shí)現(xiàn) 本文采用FIR數(shù)字濾波，其原理如公式1所示。 Y(n)= (1) 其中h(k)為系統(tǒng)濾波參數(shù)，x(n)為采集的信
- 關(guān)鍵字： FPGA FIR
基于USB2．0協(xié)議的通用測控通信接口設(shè)計
- 隨著我國航空航天技術(shù)的迅速發(fā)展，對地面遙控遙測接收機(jī)的實(shí)時性和高速數(shù)據(jù)傳輸性能的要求越來越高。越來越多的遙測遙控地面信道處理器都采用了實(shí)時能力更強(qiáng)的高速DSP/FPGA架構(gòu)設(shè)計方案?；贒SP/FPGA架構(gòu)的設(shè)計方案
- 關(guān)鍵字： CY7C68013A 測控通信 FPGA USB固件設(shè)計
基于雙口RAM核監(jiān)測數(shù)字示波器設(shè)計研究
- 摘要：在核監(jiān)測中，常將各種傳感器輸出的信號通過A/D轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字信號，然后利用數(shù)字信號處理技術(shù)對各種核信號進(jìn)行數(shù)字處理。為了準(zhǔn)確測量核信號數(shù)字波形的各種參數(shù)，對基于FPGA雙口RAM的數(shù)字示波器進(jìn)行了設(shè)計和
- 關(guān)鍵字： 核脈沖 數(shù)字示波器 數(shù)字波形 FPGA 雙口RAM
基于FPGA的數(shù)字通信實(shí)訓(xùn)平臺的設(shè)計與實(shí)現(xiàn)
- 摘要：本實(shí)訓(xùn)平臺著眼于提升高職層次學(xué)生的職業(yè)能力，圍繞典型的數(shù)字通信系統(tǒng)模型，設(shè)計了擴(kuò)展性強(qiáng)、可測性好的FPGA核心板，并開發(fā)了多個配套的功能模塊。憑借著FPGA強(qiáng)大的硬件可編程能力，創(chuàng)設(shè)了分層遞進(jìn)的實(shí)驗(yàn)?zāi)Ｊ?/li>
- 關(guān)鍵字： FPGA 數(shù)字通信系統(tǒng) EP1C3T144 QuartusⅡ9．0 片上通信系統(tǒng)
基于FPGA的多路數(shù)字信號復(fù)接系統(tǒng)設(shè)計與實(shí)現(xiàn)
- 摘要 數(shù)字復(fù)分接技術(shù)是數(shù)字通信網(wǎng)中的一項重要技術(shù)，能將若干路低速信號合并為一路高速信號，以提高帶寬利用率和數(shù)據(jù)傳輸效率。文中在介紹數(shù)字復(fù)接系統(tǒng)的基礎(chǔ)上，采用VHDL對數(shù)字復(fù)分接系統(tǒng)進(jìn)行建模設(shè)計和實(shí)現(xiàn)。并利
- 關(guān)鍵字： 數(shù)字復(fù)接系統(tǒng) 乒乓操作 先進(jìn)先出存儲器 FPGA
JPEG2000數(shù)據(jù)壓縮的FPGA實(shí)現(xiàn)
- 高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對存儲空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問題，本文提出了基于JPEG2000標(biāo)準(zhǔn)的數(shù)據(jù)壓縮系統(tǒng)的FPGA實(shí)現(xiàn)方案。相對于軟件算法實(shí)現(xiàn)和其他硬件方法，采用FPGA硬件實(shí)現(xiàn)可降低系統(tǒng)復(fù)雜度提高性能。最終設(shè)計的IP核具有資源占用少，性能良好和便于擴(kuò)展等優(yōu)點(diǎn)，能夠滿足通信傳輸和照相設(shè)備等應(yīng)用需求。
- 關(guān)鍵字： JPEG2000 數(shù)據(jù)壓縮 FPGA DWT
asic-to-fpga介紹
您好，目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng)建詞條
asic-to-fpga電路
asic-to-fpga相關(guān)帖子
asic-to-fpga資料下載
asic-to-fpga專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473