cpld／fpga 文章 進入cpld／fpga技術(shù)社區(qū)
傳授新手如何學(xué)習(xí)FPGA?
- PGA作為一種高新技術(shù)，由于其結(jié)構(gòu)的特殊性，可以重復(fù)編程，開發(fā)周期較短，越來越受到電子愛好者的青睞，其應(yīng)用已經(jīng)逐漸普及到了各行各業(yè)。因此，越來越多的電子愛好者想盡快掌握這門技術(shù)進入該領(lǐng)域。筆者從2007年初
- 關(guān)鍵字： FPGA
基于FPGA的非線性調(diào)頻信號脈沖壓縮的實現(xiàn)
- 隨著現(xiàn)代電子技術(shù)和飛行技術(shù)的發(fā)展，對雷達的作用距離、分辨能力、測量精度和單值性等性能指標(biāo)提出越來越高的要求，因此雷達信號形式的選擇和信號處理的方式起著重要作用。在脈沖壓縮技術(shù)中，雷達所使用的發(fā)射信號波
- 關(guān)鍵字： FPGA 非線性調(diào)頻信號 脈沖壓縮
基于FPGA軟核的參數(shù)可變的壓力測試系統(tǒng)設(shè)計
- 在爆炸場壓力測試中，沖擊波超壓峰值隨著彈藥的當(dāng)量和到爆心距離的變化十分顯著。傳統(tǒng)測試系統(tǒng)的測試參數(shù)難以更改，靈活性差，往往需要重新設(shè)計電路以滿足不同測試要求。為了提高測試系統(tǒng)的靈活性及電路復(fù)用性，設(shè)計了基于可配置FPGA軟核的測試系統(tǒng)。通過調(diào)用并修改可移植軟核，以實現(xiàn)系統(tǒng)的快速設(shè)計，通過靈活設(shè)置測試參數(shù)完成不同測試任務(wù)。對系統(tǒng)準確性進行了驗證，應(yīng)用到靜爆試驗中，有效獲得了壓力數(shù)據(jù)。
- 關(guān)鍵字： FPGA 軟核 沖擊波 存儲測試
基于嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案
- 80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場的上導(dǎo)產(chǎn)品之一，已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi)，集成有DRAM RCU單元，即DRAM刷新控制單元。RCU單元可以自動產(chǎn)生
- 關(guān)鍵字： 嵌入式系統(tǒng) DRAM控制器 CPLD
基于CPLD器件在時間統(tǒng)一系統(tǒng)中的應(yīng)用
- 引言隨著電子技術(shù)的發(fā)展，對遙測信號的幀結(jié)構(gòu)的可編程度、集成度的要求越來越高，用于時間統(tǒng)一系統(tǒng)的B碼源的設(shè)計也趨于高度集成化。為了適應(yīng)現(xiàn)代靶場試驗任務(wù)的要求，我們采用Altera的CPLD器件，將用于產(chǎn)生B碼的各種
- 關(guān)鍵字： CPLD 時間統(tǒng)一系統(tǒng) IRIG－B碼
DSP與CPLD的輸電線路局部氣象監(jiān)測裝置設(shè)計
- 1 概 述輸電線路的狀態(tài)直接決定著整個電網(wǎng)的安全穩(wěn)定運行，輸電線路微氣象參數(shù)的實時監(jiān)測能夠為電網(wǎng)正常調(diào)度、以及自然災(zāi)害預(yù)測和控制提供必要的現(xiàn)場信息。輸電線路是電力系統(tǒng)的關(guān)鍵元件之一。為了安全、穩(wěn)定地運行，
- 關(guān)鍵字： DSP CPLD 輸電線路 氣象監(jiān)測
基于數(shù)字電位計的X射線探測器偏壓調(diào)節(jié)
- 針對某X射線探測器輸出信號增益需不斷調(diào)節(jié)以滿足后續(xù)信號采集電路的輸入范圍，其偏置電壓需要精細調(diào)節(jié)，文章采用數(shù)字電位計和FPGA設(shè)計了X射線探測器偏置電壓調(diào)節(jié)系統(tǒng)。闡述了所選數(shù)字電位計的參數(shù)、特點及內(nèi)部結(jié)構(gòu)，在此基礎(chǔ)上給出了系統(tǒng)的設(shè)計方案。文章中FPGA采用SPI通信方式對數(shù)字電位計進行配置實現(xiàn)電阻100KΩ共256檔的調(diào)節(jié)，最終給出實際測試結(jié)果，驗證了采用數(shù)字電位計實現(xiàn)偏壓調(diào)節(jié)的靈活性。
- 關(guān)鍵字： X射線探測器 反向偏壓調(diào)節(jié) 數(shù)字電位計 SPI FPGA
硬核浮點DSP的FPGA或取代高性能計算GPGPU
- 近來，Altera公司推出業(yè)界首款浮點FPGA，它集成了硬核IEEE754兼容浮點運算功能，提高了DSP性能、設(shè)計人員的效能和邏輯效率。據(jù)悉，硬核浮點DSP模塊集成在Altera20nmArria10FPGA和SoC中，以及14nmStratix10FPGA和SoC
- 關(guān)鍵字： DSP FPGA 數(shù)字信號處理
cpld／fpga介紹
您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473