EEPW首頁(yè) >>
主題列表 >>
cpld／fpga
cpld／fpga 文章 進(jìn)入cpld／fpga技術(shù)社區(qū)
基于FPGA的慣導(dǎo)系統(tǒng)溫控電路接口設(shè)計(jì)
- 摘要：本文介紹了一種基于FPGA的光纖陀螺慣導(dǎo)系統(tǒng)溫控電路接口設(shè)計(jì)。主要說(shuō)明了溫控電路整體結(jié)構(gòu),溫控電路工作流程,FPGA與外圍電路的通信接口和FPGA的邏輯設(shè)計(jì)等幾個(gè)方面。1 引言采用光纖陀螺的捷聯(lián)慣性導(dǎo)航系統(tǒng)是一
- 關(guān)鍵字： FPGA 系統(tǒng) 溫控電路 接口設(shè)計(jì)
一種基于Flash型FPGA的高可靠系統(tǒng)設(shè)計(jì)
- 摘要:本文以星載測(cè)控系統(tǒng)為背景，提出了一種基于 Actel Flash FPGA的高可靠設(shè)計(jì)方案。采用不易發(fā)生單粒子翻轉(zhuǎn)的 flash FPGA芯片，結(jié)合 FPGA內(nèi)部的改進(jìn)型三模冗余、分區(qū)設(shè)計(jì)和降級(jí)重構(gòu)，實(shí)現(xiàn)了高實(shí)時(shí)、高可靠的系統(tǒng)。
- 關(guān)鍵字： Flash FPGA 系統(tǒng)設(shè)計(jì)
基于FPGA的大屏幕LED點(diǎn)陣顯示系統(tǒng)設(shè)計(jì)
- 摘要：本文用FPGA 設(shè)計(jì) LED顯示屏接收控制系統(tǒng)，著重研究系統(tǒng)硬件設(shè)計(jì)方案，進(jìn)一步解決了 LED大屏幕數(shù)據(jù)的灰度控制、外擴(kuò)存儲(chǔ)器的性能要求及實(shí)現(xiàn)方式。用 QuartusII 軟件開(kāi)發(fā)各個(gè)模塊, QuartusII 軟件提供的人性化的
- 關(guān)鍵字： FPGA LED 大屏幕 點(diǎn)陣顯示
基于FPGA的單片機(jī)外圍接口電路設(shè)計(jì)
- 摘要：利用現(xiàn)場(chǎng)可編程門陣列 FPGA實(shí)現(xiàn)單片機(jī)的外設(shè)接口電路可以簡(jiǎn)化單片機(jī)系統(tǒng)的硬件電路，提高系統(tǒng)的集成度、可靠性和系統(tǒng)設(shè)計(jì)的靈活性。本文介紹了基于 FPGA的單片機(jī)外設(shè)接口電路的基本設(shè)計(jì)方法，分別給出了各個(gè)功
- 關(guān)鍵字： FPGA 單片機(jī) 外圍接口 電路設(shè)計(jì)
FPGA設(shè)計(jì)的安全性問(wèn)題解答
- FPGA設(shè)計(jì)的安全性問(wèn)題解答, Q1：FPGA設(shè)計(jì)與DSP設(shè)計(jì)相比，最大的不同之處在哪里？
A1：這個(gè)問(wèn)題要從多個(gè)角度看。它們都用于某個(gè)功能的硬件電路實(shí)現(xiàn)，但是它們的側(cè)重點(diǎn)有所不同。這里涵蓋的說(shuō)一下。
1)內(nèi)部資源
FPGA側(cè)重于設(shè)計(jì)具有 - 關(guān)鍵字： 問(wèn)題解答 安全性 設(shè)計(jì) FPGA
基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì)與分析
- 基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì)與分析,面對(duì)似乎層出不窮的新 I/O 標(biāo)準(zhǔn)，目前嵌入式系統(tǒng)設(shè)計(jì)人員繼續(xù)依靠 FPGA 來(lái)部署系統(tǒng)日益重要的外部 I/O 接口，這點(diǎn)絲毫不足為奇。FPGA 可提供大量可配置的 I/O，能在適當(dāng) IP 基礎(chǔ)上支持幾乎無(wú)限多種高度復(fù)雜的 I/O 標(biāo)
- 關(guān)鍵字： I/O 設(shè)計(jì) 分析 夾層 FPGA FMC 標(biāo)準(zhǔn) 基于
采用CPLD的片內(nèi)環(huán)形振蕩器的方案設(shè)計(jì)
- 采用CPLD的片內(nèi)環(huán)形振蕩器的方案設(shè)計(jì),本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計(jì)方法，它基于環(huán)形振蕩器原理，只占用片上普通邏輯資源(LE)，無(wú)需使用專用邏輯資源(如MaxII中的UFM)，從而提高了芯片的資源利用率；振蕩頻率可在一定范圍內(nèi)調(diào)整，振蕩輸出
- 關(guān)鍵字： 方案設(shè)計(jì) 振蕩器 內(nèi)環(huán) CPLD 采用
FPGA/CPLD設(shè)計(jì)思想與技巧簡(jiǎn)介
- FPGA/CPLD設(shè)計(jì)思想與技巧簡(jiǎn)介,本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作中取得事半功倍的效果?！
- 關(guān)鍵字： 簡(jiǎn)介 技巧 設(shè)計(jì)思想 FPGA/CPLD
cpld／fpga介紹
您好，目前還沒(méi)有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473