色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> cpld/fpga

          FPGA的模糊控制交通燈控制方案設(shè)計

          • 摘要:針對目前交叉路口交通控制信號燈的綠信比固定不變的問題,提出一種模糊控制的方案。根據(jù)當前相位的車流量和當前相位與下一相位車流量之差,實時控制相位綠信比,縮減車輛在交叉路口的排隊長度。綠信比可在FPGA
          • 關(guān)鍵字: FPGA  模糊控制  交通燈控制  方案設(shè)計    

          基于FPGA的大型LED顯示屏系統(tǒng)設(shè)計

          • 基于FPGA的大型LED顯示屏系統(tǒng)設(shè)計,隨著平板顯示技術(shù)的不斷更新,大型LED顯示系統(tǒng)利用發(fā)光二極管構(gòu)成的點陣模塊或像素單元組成大面積顯示屏,主要顯示字符、圖像等信息,具有低功耗、低成本、高亮度、長壽命、寬視角等優(yōu)點。近年來廣泛應用在證券交易所
          • 關(guān)鍵字: 系統(tǒng)  設(shè)計  顯示屏  LED  FPGA  大型  基于  

          新型數(shù)據(jù)格式轉(zhuǎn)換的FPGA實現(xiàn)

          • 新型數(shù)據(jù)格式轉(zhuǎn)換的FPGA實現(xiàn),引言  浮點運算作為數(shù)字信號處理中最常見的運算之一,各大EDA軟件都帶有免費的浮點運算IP核。通過對IP核的生成和例化來實現(xiàn)浮點運算,把FPGA設(shè)計者從繁重的代碼編寫中解脫了出來,同時可以對IP核進行功能剪裁以避免
          • 關(guān)鍵字: FPGA  實現(xiàn)  轉(zhuǎn)換  格式  數(shù)據(jù)  新型  

          基于FPGA 的ATM SAR 及其接口設(shè)計與實現(xiàn)

          • 摘要:本文針對AAL5業(yè)務(wù),采用FPGA實現(xiàn)了AAL層中SAR子層功能和ATM層功能,向下提供UTOPIA主接口與物理層從接口...
          • 關(guān)鍵字: FPGA  ATM  SAR  

          Xilinx助力有線電視運營商打造面向未來的前端系統(tǒng)

          • 全球可編程平臺領(lǐng)導廠商賽靈思公司 (Xilinx, Inc. )在 2011 年 SCTE 有線電視技術(shù)博覽會 (SCTE Cable-Tec Expo 2011)上演示了有線電視行業(yè)第一個用單個 RF 端口支持多達 160 個正交幅度調(diào)制 (QAM )信道的方案,該方案是在基于賽靈思 28nm 7 系列 FPGA上實現(xiàn)的。該技術(shù)對多系統(tǒng)運營商 (MSO) 通過現(xiàn)有有線電視前端系統(tǒng)提供更豐富的三重播放業(yè)務(wù)至關(guān)重要,同時也展示了基于 FPGA 的前端設(shè)備可以提供關(guān)鍵的器件和信號密度,滿足競爭激烈的數(shù)據(jù)和內(nèi)容
          • 關(guān)鍵字: Xilinx  FPGA  RF  

          Altera發(fā)布業(yè)界第一個面向FPGA的OpenCL計劃

          •   Altera公司(NASDAQ: ALTR)今天發(fā)布FPGA和SoC FPGA的開放計算語言(OpenCL?)標準開發(fā)計劃。OpenCL標準是基于C語言的開放標準,適用于并行編程。Altera的OpenCL計劃結(jié)合了FPGA的并行能力以及OpenCL標準,實現(xiàn)強大的系統(tǒng)加速功能。與使用Verilog或者VHDL等底層硬件描述語言(HDL)的傳統(tǒng)FPGA開發(fā)方法相比,這一混合系統(tǒng)(CPU + FPGA,使用OpenCL標準)還具有明顯的產(chǎn)品及時面市優(yōu)勢。通過其OpenCL計劃,Altera與
          • 關(guān)鍵字: Altera  FPGA  

          基于51單片機和FPGA 的人機交互系統(tǒng)的設(shè)計

          • 摘要: 在儀器儀表電路中,人機交互界面是必不可少的環(huán)節(jié)。為了解決單純采用單片機制作的系統(tǒng)功耗高、速度慢、 ...
          • 關(guān)鍵字: 51單片機  FPGA  人機交互系統(tǒng)  

          Altera發(fā)布業(yè)界第一個面向FPGA的OpenCL計劃

          • Altera公司今天發(fā)布FPGA和SoC FPGA的開放計算語言(OpenCL?)標準開發(fā)計劃。OpenCL標準是基于C語言的開放標準,適用于并行編程。Altera的OpenCL計劃結(jié)合了FPGA的并行能力以及OpenCL標準,實現(xiàn)強大的系統(tǒng)加速功能。與使用Verilog或者VHDL等底層硬件描述語言(HDL)的傳統(tǒng)FPGA開發(fā)方法相比,這一混合系統(tǒng)(CPU + FPGA,使用OpenCL標準)還具有明顯的產(chǎn)品及時面市優(yōu)勢。
          • 關(guān)鍵字: Altera  FPGA  

          賽靈思聯(lián)盟計劃推出高等設(shè)計服務(wù)成員計劃

          • 全球可編程平臺領(lǐng)導廠商賽靈思公司 (Xilinx, Inc. )今天宣布,賽靈思聯(lián)盟計劃 (Xilinx Alliance Program)推出高等設(shè)計服務(wù)成員計劃,作為其設(shè)計服務(wù)成員計劃的一個重要擴展,幫助 FPGA 客戶加速新產(chǎn)品的開發(fā),并使其更輕松找到滿足其設(shè)計與開發(fā)需求的最佳合作伙伴。
          • 關(guān)鍵字: 賽靈思   FPGA   

          CoolRunner-II CPLD實現(xiàn)GPS系統(tǒng)

          • CoolRunner-II CPLD實現(xiàn)GPS系統(tǒng),GPS已在汽車、移動電話、PDA甚至手表等越來越多的產(chǎn)品中出現(xiàn)?! ‘a(chǎn)品的成功取決于差異化和專業(yè)化。Xilinx公司的CoolRunner-II CPLD是增加產(chǎn)品功能或與其它器件連接的理想芯片,能使GPS產(chǎn)品在不超出功耗預算的情況下
          • 關(guān)鍵字: 系統(tǒng)  GPS  實現(xiàn)  CPLD  CoolRunner-II  

          基于51單片機和FPGA的人機交互系統(tǒng)的設(shè)計

          • 摘要:在儀器儀表電路中,人機交互界面是必不可少的環(huán)節(jié)。為了解決單純采用單片機制作的系統(tǒng)功耗高、速度慢、電 ...
          • 關(guān)鍵字: 人機交互  C805lF  T6963C  FPGA  鍵盤掃描  

          基于51單片機和CPLD的數(shù)字頻率計的設(shè)計

          • 引言在傳統(tǒng)的控制系統(tǒng)中,通常將單片機作為控制核心并輔以相應的元器件構(gòu)成一個整體。但這種方法硬件連線復雜 ...
          • 關(guān)鍵字: 51單片機  CPLD  數(shù)字頻率計  

          基于FPGA的LED體三維顯示設(shè)計方案

          • 引 言  眾所周知, 視覺是人類感知世界的最重要的方式, 而現(xiàn)實生活中的所有物質(zhì)形態(tài)都是以三維空間而客觀存在。三維顯示能真正地再現(xiàn)客觀世界的立體空間, 提供更符合人們觀察習慣的交流方式, 有助于人們在綜合
          • 關(guān)鍵字: FPGA  LED  體三維  方案    

          基于CPLD的DDS正弦信號發(fā)生器的設(shè)計簡介

          • 這幾天終于實現(xiàn)了DDS正弦信號的發(fā)生,限于CPLD的128宏單元不夠用也不知道怎么優(yōu)化,后來就干脆把按鍵、頻率顯示、頻率控制字交給單片機控制產(chǎn)生,再由單片機講頻率控制字傳送給CPLD,這樣就實現(xiàn)了頻率的控制。最終產(chǎn)
          • 關(guān)鍵字: CPLD  DDS  正弦信號發(fā)生器    

          基于FPGA的WALLACE TREE乘法器設(shè)計

          • 摘要:為了使基于FPGA設(shè)計的信號處理系統(tǒng)具有更高運行速度和具有更優(yōu)化的電路版圖布局布線,提出了一種適用于FPGA結(jié)構(gòu)的改進型WALLACE TREE架構(gòu)乘法器。首先討論了基于標準單元3:2壓縮器的改進型6:4壓縮器,根據(jù)FP
          • 關(guān)鍵字: WALLACE  FPGA  TREE  乘法器設(shè)計    
          共7000條 272/467 |‹ « 270 271 272 273 274 275 276 277 278 279 » ›|

          cpld/fpga介紹

          您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
          歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473